VIP5
本课程属于：022-CDCRDC与SoC低功耗设计 芯片硬件与光电工程 · 共 5 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

CDC路径约束、False Path与同步链设计

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入
目标=学习目标 · CDC在数字设计中的重要性 · 整体课程框架与学习路径
课程导入目标=学习目标
02
CDC基础概念
目标=时钟域 · 跨时钟域信号 · 亚稳态
CDC基础概念
03
同步链设计原理
目标=两级触发器同步器 · 边沿检测同步器 · 脉冲同步器
同步链设计原理目标=两级触发器…
04
CDC路径约束基础
目标=时序约束的作用 · 时钟定义 · 建立/保持时间
CDC路径约束基础
05
False Path概念与适用场景
目标=什么是False Path · 何时使用 · 与Multicycle Path的区…
FalsePath
06
CDC路径约束方法
目标=set_clock_group… · set_false_path · set_max_delay
CDC路径约束方法
07
同步链设计中的约束策略
目标=如何为同步器链设置正确的约束 · 避免过度约束与约束不足
同步链设计约束策略
08
CDC路径分析工具
目标=静态时序分析（STA）工具对C… · 报告解读与调试
CDC路径分析工具
09
多时钟域设计中的约束规划
目标=时钟关系分类 · 同步与异步时钟组 · 生成时钟的处理
多时钟域设计约束规划
10
False Path的误用与风险
目标=错误设置False Path导… · 验证方法与检查清单
FalsePath
11
同步链的时序验证
目标=同步器单元的时序检查 · 亚稳态窗口 · 恢复/移除时间约束
同步链的时序验证目标=同步器单元…
12
CDC路径约束实战案例一
目标=从RTL到约束的完整流程 · 单比特信号跨时钟域
CDC路径约束实战案例…
13
CDC路径约束实战案例二
目标=多比特信号跨时钟域 · 使用握手与FIFO的约束方法
CDC路径约束实战案例…
14
CDC路径约束实战案例三
目标=异步FIFO的约束设计 · 读写指针同步与格雷码约束
CDC路径约束实战案例…
15
CDC路径约束实战案例四
目标=复位同步与复位跨时钟域约束
CDC路径约束实战案例…
16
同步链设计进阶
目标=脉冲展宽 · 边沿同步 · 数据保持与反馈机制
同步链设计进阶目标=脉冲展宽
17
CDC路径约束与物理设计
目标=布局布线对CDC路径的影响 · 约束在P&R中的传递
CDC路径约束
18
CDC路径约束的自动化与脚本化
目标=Tcl脚本编写 · 约束模板 · 版本管理
CDC路径约束的自动化
19
CDC验证方法
目标=形式验证 · 仿真验证 · 时序验证的协同与覆盖率
CDC验证方法
20
常见CDC约束错误与调试
目标=约束冲突 · 未约束路径 · 时钟定义错误
CDC常见
21
CDC路径约束与低功耗设计
目标=时钟门控 · 电源域交叉 · 隔离与保持约束
CDC路径约束
22
同步链的可靠性设计
目标=MTBF计算 · 亚稳态概率 · 同步器级数选择
同步链的可靠性设…MTBF
23
CDC路径约束在FPGA与ASIC中的差异
目标=约束语法 · 工具支持 · 设计实践
CDCFPGA
24
综合提升一
目标=复杂SoC中的CDC约束规划与…
综合提升一SoC
25
综合提升二
目标=CDC约束的评审与签核标准 · 建立设计规范
综合提升二CDC
26
综合提升三
目标=从CDC问题到约束修复的完整调…
综合提升三CDC
27
综合提升四
目标=CDC路径约束与同步链设计的未…
综合提升四CDC
28
项目实战一
目标=为给定RTL模块编写完整的CD…
项目实战一RTL
29
项目实战二
目标=设计一个多时钟域数据通路 · 完成同步链与约束并分析时序
项目实战二目标=设计一个多…
30
课程总结与考核
目标=关键知识点回顾 · 常见陷阱 · 自我检查清单与进阶学习资源
课程总结考核