VIP5
本课程属于：022-CDCRDC与SoC低功耗设计 芯片硬件与光电工程 · 共 5 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

多时钟域RTL架构、同步器与跨域策略

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入
目标=多时钟域设计的必要性 · 典型应用场景 · 学习目标与整体知识框架
课程导入目标=多时钟域设…
02
时钟域基础
目标=时钟 · 时钟域 · 同步与异步
时钟域基础目标=时钟
03
跨时钟域问题全景
目标=单比特与多比特信号 · 控制路径与数据路径 · 复位跨域等常见问题分类
跨时钟域问题全景目标=单比特
04
亚稳态机理与可靠性
目标=亚稳态产生原因 · MTBF模型 · 影响可靠性的关键参数与工程估算方法
亚稳态机理可靠性
05
同步器基础
目标=两级触发器同步器 · 边沿检测同步器 · 脉冲同步器的结构与适用条件
同步器基础目标=两级触发器…
06
单比特跨时钟域策略
目标=电平同步 · 边沿同步 · 脉冲同步
单比特跨时钟域策…目标=电平同步
07
多比特跨时钟域策略
目标=格雷码 · 握手协议 · 异步FIFO
多比特跨时钟域策…目标=格雷码
08
异步FIFO设计
目标=指针同步 · 空满判断 · 深度计算
FIFO异步
09
握手同步设计
目标=请求应答机制 · 四相与两相握手 · 吞吐率与延迟分析
握手同步设计目标=请求应答机…
10
格雷码与编码策略
目标=格雷码特性 · 二进制与格雷码转换 · 多比特计数跨域的安全条件
格雷码编码策略
11
复位跨时钟域
目标=异步复位同步释放 · 复位同步器 · 多时钟域复位分发与复位顺序
复位跨时钟域目标=异步复位同…
12
时钟域交叉的RTL编码风格
目标=命名规范 · 模块划分 · 信号标注
RTL时钟域交叉的
13
CDC静态检查与验证
目标=CDC检查工具原理 · 约束编写 · 常见违例类型与修复流程
CDC静态检查
14
仿真与形式验证
目标=跨时钟域仿真方法 · 亚稳态注入 · 形式验证在CDC中的应用与局限
仿真形式验证
15
时序约束与STA
目标=多时钟域约束 · 时钟分组 · 虚假路径
STA时序约束
16
低功耗与时钟门控
目标=时钟门控对CDC的影响 · 低功耗设计中的同步策略与唤醒逻辑
低功耗时钟门控
17
案例实战一
目标=从单时钟到多时钟的RTL重构 · 识别并修复典型CDC缺陷
案例实战一RTL
18
案例实战二
目标=设计一个跨时钟域异步FIFO · 完成RTL · 验证与CDC检查
案例实战二FIFO
19
案例实战三
目标=多时钟域SoC子系统集成 · 处理总线 · 外设与中断的跨域问题
案例实战三SoC
20
案例实战四
目标=高速数据采集系统中的跨时钟域数…
案例实战四目标=高速数据采…
21
常见问题与调试
目标=亚稳态导致的功能错误 · 同步器失效 · FIFO误判
常见问题调试
22
性能与面积权衡
目标=同步器延迟 · 吞吐率 · 资源开销与不同CDC方案的工程取舍
性能面积权衡
23
可测试性设计
目标=跨时钟域扫描链 · 测试模式下的时钟切换与DFT对CDC…
可测试性设计目标=跨时钟域扫…
24
FPGA与ASIC差异
目标=FPGA同步器原语 · ASIC标准单元 · 工艺差异对CDC策略的影响
FPGAASIC
25
高级同步技术
目标=多周期路径同步 · 数据使能同步 · 源同步接口与弹性缓冲
高级同步技术目标=多周期路径…
26
CDC设计规范与流程
目标=企业级CDC设计指南 · 评审清单 · 签核标准与文档要求
CDC设计规范
27
综合项目
目标=多时钟域RTL架构设计 · 包含同步器 · 异步FIFO
综合项目RTL
28
综合提升一
目标=从系统架构角度规划时钟域 · 划分同步边界与优化跨域路径
综合提升一目标=从系统架构…
29
综合提升二
目标=CDC问题的形式化分析 · 覆盖率评估与可靠性量化方法
综合提升二CDC
30
课程总结与展望
目标=知识体系回顾 · 工程最佳实践 · 新兴趋势与持续学习路径
课程总结目标=知识体系回…