01
RTL设计哲学
从算法到硬件的思维转变 · HDL本质 · 同步设计原则与异步陷阱
思维同步HDL
02
模块化设计方法论
高内聚低耦合 · AXI/APB/AHB接口规范 · 模块复用策略
接口复用总线
03
状态机设计进阶
FSM vs FSMD · 单/多进程 · Binary/Gray/One-hot · 优化技巧
FSM编码优化
04
流水线设计技术
基本原理 · 结构/数据/控制冒险 · 深度权衡 · CPU/FFT案例
流水线冒险CPU
05
数据通路与控制通路分离
FSMD架构 · ALU/Multiplier/Shifter · 控制通路 · 握手协议
FSMD数据通路握手
06
复杂时序逻辑设计
多周期路径 · 时钟门控 · 异步FIFO(格雷码) · 跨时钟域
FIFOCDC门控
07
低功耗RTL设计
门控时钟 · 操作数隔离 · 数据路径优化 · 多电压域 · 功耗评估
低功耗门控多电压
08
可测试性设计(DFT)基础
扫描链 · BIST · JTAG · 测试覆盖率 · ATPG
DFT扫描BIST
09
RTL仿真与验证策略
仿真环境 · 定向/随机测试 · 覆盖率驱动 · 断言 · 形式化验证
验证断言覆盖率
10
综合与时序收敛
逻辑综合 · SDC约束 · 优化策略 · 时序违例修复 · 面积/速度
综合时序SDC
11
DMA控制器设计
通道管理 · 描述符链 · 地址生成 · 握手协议
DMA描述符地址
12
以太网MAC设计
MII/GMII · CRC · 帧封装 · 流量控制
以太网MACCRC
13
USB 2.0 Device控制器
PID管理 · 端点控制 · UTMI · 包处理
USBUTMI端点
14
图像处理Pipeline设计
行缓冲 · 窗口生成 · 卷积 · 色彩空间转换
图像卷积流水线
15
FFT处理器设计
蝶形运算 · 地址生成 · 位反转 · 缩放策略
FFT蝶形位反转
16
RISC-V处理器核心设计
五级流水线 · 取指/译码/执行/访存/写回
RISC-V流水线CPU
17
DDR3/4内存控制器
命令调度 · Bank管理 · 时序参数 · 数据通路
DDR内存调度
18
PCIe Gen3/4控制器
TLP/DLLP/PHY · 流控 · 中断处理
PCIeTLP流控
19
视频编解码器设计
运动估计 · DCT/IDCT · 熵编码 · 码率控制
视频DCT熵编码
20
加密引擎设计 (AES/SHA)
S-Box · 密钥扩展 · 轮函数 · 流水线展开
AESSHA加密
21
神经网络加速器设计
MAC阵列 · 数据复用 · 激活函数 · 池化
神经网络MAC加速器
22
数字PLL与时钟管理
相位检测 · 环路滤波 · 分频器 · 锁定检测
PLL时钟分频
23
SerDes数字核心设计
8B/10B编码 · 扰码器 · 弹性缓冲 · 时钟恢复
SerDes8B10BCDR
24
电源管理单元(PMU)设计
电压调节器控制 · 上电时序 · 睡眠模式 · 唤醒
PMU电源唤醒
25
安全模块设计 (TrustZone/OTP)
安全隔离 · 密钥存储 · 真随机数 · 防篡改
安全TrustZoneOTP
26
高级中断控制器 (GICv3)
中断路由 · 优先级 · 虚拟化 · 消息中断
GIC中断虚拟化
27
Cache控制器设计
组相联 · LRU/Pseudo-LRU · 写策略 · 一致性协议
CacheLRU一致性
28
多核互联总线设计 (NoC)
拓扑 · 路由算法 · 流控 · 服务质量
NoC路由QoS
29
模拟前端数字接口 (ADC/DAC)
数字滤波 · 抽取/插值 · 增益校准 · 偏移校正
ADCDAC校准
30
RTL设计方法论总结
设计流程 · 常见错误 · 代码审查 · 文档规范 · 学习路径
总结规范成长