VIP7
本课程属于：021-SystemVerilog RTL与数字IP设计 芯片硬件与光电工程 · 共 7 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

可配置DMA控制器RTL微架构项目

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入
目标=DMA控制器在SoC中的角色 · 可配置性的意义 · RTL微架构项目目标与学习路径
课程导入DMA
02
DMA基础概念
目标=直接内存访问原理 · 与CPU中断/PIO的对比 · 典型应用场景与性能指标
DMA基础概念
03
可配置DMA需求分析
目标=通道数 · 数据宽度 · 地址对齐
DMA可配置
04
RTL微架构设计流程
目标=从规格到微架构 · 模块划分 · 接口定义
RTL微架构设计流程
05
总线协议基础
目标=AMBA AXI/AHB/AP… · 握手协议 · 突发传输与DMA适配要点
总线协议基础AMBA
06
DMA寄存器模型
目标=控制寄存器 · 状态寄存器 · 地址寄存器
DMA寄存器模型
07
描述符与链表机制
目标=描述符结构 · 链式传输 · 分散-聚集（Scatter-Gath…
描述符链表机制
08
数据通路微架构
目标=读通道 · 写通道 · FIFO缓冲
数据通路微架构目标=读通道
09
地址生成与边界处理
目标=源/目的地址递增 · 固定 · 回绕模式
地址生成边界处理
10
传输控制状态机
目标=空闲 · 配置 · 读请求
传输控制状态机目标=空闲
11
仲裁与优先级
目标=多通道仲裁算法 · 轮询 · 固定优先级
仲裁优先级
12
中断与错误处理
目标=传输完成 · 半完成 · 错误中断
错误处理目标=传输完成
13
低功耗设计
目标=时钟门控 · 电源域划分 · 自动休眠与唤醒机制在DMA中的应用
低功耗设计目标=时钟门控
14
可配置性实现
目标=参数化RTL · 生成语句 · 配置寄存器与编译期/运行期配置对比
可配置性实现RTL
15
验证方法学
目标=定向测试 · 随机测试 · 覆盖率驱动验证
验证方法学目标=定向测试
16
仿真环境搭建
目标=Testbench架构 · 总线功能模型 · 参考模型与记分板设计
仿真环境搭建Testbench
17
综合与时序
目标=RTL综合流程 · 面积/功耗/性能权衡 · 时序约束与关键路径优化
综合时序
18
FPGA原型验证
目标=FPGA选型 · 综合实现 · 板级调试与DMA性能实测方法
FPGA原型验证
19
案例实战一
目标=单通道简单DMA控制器RTL设…
案例实战一DMA
20
案例实战二
目标=多通道可配置DMA控制器RTL…
案例实战二DMA
21
案例实战三
目标=支持分散-聚集的DMA控制器R…
案例实战三DMA
22
案例实战四
目标=DMA与CPU缓存一致性 · 内存屏障及系统级集成问题
案例实战四DMA
23
常见问题一
目标=数据丢失 · 重复传输 · FIFO溢出与反压处理不当的调试
常见问题一目标=数据丢失
24
常见问题二
目标=地址对齐错误 · 跨边界传输 · 总线错误响应与超时恢复
常见问题二目标=地址对齐错…
25
常见问题三
目标=仲裁死锁 · 优先级反转 · 通道饥饿与公平性优化
常见问题三目标=仲裁死锁
26
常见问题四
目标=中断丢失 · 中断风暴 · 状态寄存器清除与竞态条件
常见问题四目标=
27
性能优化
目标=突发长度优化 · 流水线设计 · 并行通道与带宽利用率提升
性能优化目标=突发长度优…
28
可测试性设计
目标=扫描链 · 内建自测试 · 调试接口与寄存器回读机制
可测试性设计目标=扫描链
29
项目综合提升
目标=从模块到子系统 · 软硬件协同 · 驱动接口与系统验证
项目综合提升目标=从模块到子…
30
课程总结与展望
目标=知识体系回顾 · 项目复盘 · 进阶方向与持续学习方法
课程总结目标=知识体系回…