首页
›
芯片硬件与光电工程
›
021-SystemVerilog RTL与数字IP设计
›
《Verilog数字IP开发实战100例》
VIP7
本课程属于：021-SystemVerilog RTL与数字IP设计
芯片硬件与光电工程 · 共 7 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
《Verilog可综合RTL设计实战100例》
共 100 例
01
LED闪烁控制器
02
按键消抖模块
03
流水灯控制器
04
数码管动态扫描显示
05
UART发送模块
06
UART接收模块
07
UART回环测试
08
PWM呼吸灯
09
频率计
10
简易计算器
11
状态机实现序列检测器
12
交通灯控制器
13
数字时钟
14
秒表
15
简易密码锁
16
VGA显示控制器
17
PS2键盘接口
18
SPI主设备控制器
19
I2C总线控制器
20
DDS信号发生器
21
FIR滤波器
22
CORDIC算法实现
23
CRC校验模块
24
FIFO存储器
25
异步FIFO
26
RAM控制器
27
ROM查找表
28
乘法器设计
29
除法器设计
30
ALU设计
31
寄存器堆
32
程序计数器
33
简单CPU设计
34
中断控制器
35
定时器模块
36
看门狗定时器
37
SPI从设备
38
I2C从设备
39
CAN总线控制器
40
以太网MAC控制器
41
USB设备控制器
42
SD卡控制器
43
DDR内存控制器
44
图像边缘检测
45
视频缩放器
46
JPEG编码器
47
AES加密模块
48
SHA-256哈希模块
49
RSA加密模块
50
伪随机数发生器
51
噪声发生器
52
数字锁相环
53
DDS任意波形发生器
54
数字下变频器
55
数字上变频器
56
OFDM调制器
57
QPSK解调器
58
卷积编码器
59
Viterbi译码器
60
RS编码器
61
RS译码器
62
Turbo码编码器
63
LDPC译码器
64
数字滤波器组
65
自适应滤波器
66
FFT处理器
67
IFFT处理器
68
矩阵乘法器
69
卷积神经网络加速器
70
排序网络
71
查找表优化
72
浮点加法器
73
浮点乘法器
74
浮点除法器
75
浮点平方根
76
CORDIC反正切
77
指数函数
78
对数函数
79
三角函数
80
双曲函数
81
随机数生成器
82
数据压缩器
83
数据解压器
84
位操作单元
85
循环冗余校验
86
汉明码编码器
87
汉明码译码器
88
BCH编码器
89
BCH译码器
90
交织器
91
解交织器
92
加扰器
93
解扰器
94
曼彻斯特编码器
95
曼彻斯特译码器
96
NRZI编码器
97
NRZI译码器
98
8b/10b编码器
99
8b/10b译码器
100
时钟分频器
所属VIP或分类
同VIP：SystemVerilog控制逻辑
同VIP：可配置DMA控制器RTL微架构项目
同VIP：复杂FSM编码、非法状态恢复与安全设计