首页
›
芯片硬件与光电工程
›
015-3D IC、TSV与封装协同工程
›
《3D IC堆叠与混合键合工程》
VIP6
本课程属于:015-3D IC、TSV与封装协同工程
芯片硬件与光电工程 · 共 6 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
📘
3D IC设计:芯片堆叠与混合键合技术从入门到精通
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
课程导入
3D IC的定义 · 发展背景 · 技术优势
课程导入
IC
02
半导体基础回顾
晶圆制造 · CMOS工艺 · 互连结构
半导体基础回顾
晶圆制造
03
3D IC技术概览
芯片堆叠类型(2.5D · 3D) · TSV
IC
3D
04
设计工具与流程
EDA工具链 · 3D IC设计流程 · 热/应力/信号完整性协同设计
设计工具
流程
05
TSV技术详解
TSV结构 · 制造工艺 · 电学特性
TSV
技术详解
06
微凸块与焊料键合
微凸块工艺 · 材料选择 · 电迁移
微凸块
焊料键合
07
混合键合技术原理
Cu-Cu直接键合 · 介质-介质键合 · 表面活化
混合键合技术原理
Cu-Cu
08
混合键合工艺窗口
键合温度 · 压力 · 表面平整度
混合键合工艺窗口
键合温度
09
晶圆对晶圆(W2W)键合
工艺流程 · 对准精度 · 键合质量检测
W2W
晶圆对晶圆
10
芯片对晶圆(D2W)键合
拾取放置 · 键合顺序 · 已知良好芯片(KGD)策略
D2W
芯片对晶圆
11
芯片对芯片(D2D)键合
多芯片堆叠 · 异构集成 · 封装集成案例
D2D
芯片对芯片
12
3D IC设计流程
从系统规格到物理实现 · 包括架构探索 · 热分析
IC
3D
13
热管理设计
3D堆叠热源分布 · 热阻模型 · 散热方案(TSV
热管理设计
3D堆叠热源分布
14
电源分配网络(PDN)
3D IC的电源完整性 · 去耦电容 · TSV/混合键合对PDN的影响
PDN
电源分配网络
15
信号完整性与电磁干扰
高速信号在3D互连中的传输 · 串扰 · 阻抗匹配
信号完整性
电磁干扰
16
机械应力与可靠性
热机械应力 · 翘曲 · 分层
机械应力
可靠性
17
测试与可测性设计(DFT)
3D堆叠的测试挑战 · TSV/键合缺陷检测 · 内建自测试(BIST)
DFT
测试
18
良率与成本分析
KGD策略 · 堆叠良率模型 · 成本分摊
良率
成本分析
19
异构集成案例
存储-逻辑堆叠(HBM) · 传感器-逻辑集成 · 射频-数字混合
异构集成案例
HBM
20
先进封装技术对比
CoWoS · InFO · Foveros
先进封装技术对比
CoWoS
21
混合键合在HBM中的应用
HBM堆叠结构 · TSV与混合键合工艺 · 性能提升
HBM
混合键合
22
3D IC设计实战
使用EDA工具进行简单3D堆叠设计 · 包括布局布线 · 热分析
IC
3D
23
混合键合工艺实验
实验室或虚拟仿真中实现Cu-Cu键合 · 分析键合强度与缺陷
混合键合工艺实验
Cu-Cu
24
设计规则与检查(DRC/LVS)
3D IC设计规则 · 层间对准 · 键合层检查
DRC/LVS
设计规则
25
热-应力协同仿真
使用有限元工具(如ANSYS)进行热…
应力协同仿真
ANSYS
26
3D IC的电源/信号完整性仿真
使用SPICE或电磁场求解器分析互连…
IC
3D
27
常见问题与故障分析
键合空洞 · 对准偏移 · 分层
常见问题
故障分析
28
行业标准与生态
JEDEC · SEMI等标准 · IP复用
行业标准
生态
29
未来趋势与挑战
混合键合微缩 · 3D IC与Chiplet · AI加速器
未来趋势
挑战
30
综合项目实战
设计一个简单的3D IC(如两层逻辑… · 完成从规格到验证的完整流程 · 并撰写报告
综合项目实战
IC
所属VIP或分类
同VIP:3D-IC-EDA工具链与设计流程
同VIP:3D-IC三维布局布线工程
同VIP:3D-IC与Chiplet协同集成