首页
›
芯片硬件与光电工程
›
015-3D IC、TSV与封装协同工程
›
《3D IC三维布局布线工程》
VIP6
本课程属于:015-3D IC、TSV与封装协同工程
芯片硬件与光电工程 · 共 6 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
📘
3D IC设计三维布局布线物理设计入门到精通
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
课程导入
3D IC的定义 · 发展背景 · 与2D IC的对比
课程导入
IC
02
3D IC基础概念
硅通孔(TSV) · 微凸点(Micro-bump) · 混合键合(Hybrid Bondin…
IC
3D
03
3D IC制造工艺概述
晶圆减薄 · TSV刻蚀与填充 · 键合工艺
IC
3D
04
3D IC设计流程总览
从系统规格到物理验证的完整流程 · 与传统2D流程的差异
IC
3D
05
3D IC设计工具链
主流EDA工具(如Synopsys · Cadence · Siemens)对3D IC的支持与…
IC
3D
06
3D IC层次化设计方法
芯片堆叠 · 分区策略 · 层级划分与接口定义
IC
3D
07
热效应基础
3D IC热源分布 · 热传导路径 · 热阻模型与热管理的重要性
热效应基础
IC
08
电源完整性(PI)基础
3D堆叠中的电源网络设计 · IR压降 · 电迁移(EM)与电源噪声
PI
电源完整性
09
信号完整性(SI)基础
TSV · 微凸点 · RDL的寄生参数
SI
信号完整性
10
3D IC布局规划(Floorplanning)
堆叠芯片的布局策略 · 宏单元放置 · TSV位置规划与热/功耗权衡
IC
Floorplannin…
11
TSV规划与优化
TSV尺寸 · 间距 · 阵列布局
TSV
规划
12
3D IC标准单元库与IP设计
面向3D工艺的标准单元库特征 · IP复用与定制
IC
IP
13
时钟树综合(CTS)在3D IC中的挑战
跨层时钟分布 · TSV时钟偏差 · 时钟网络优化
CTS
IC
14
3D IC布线(Routing)基础
全局布线 · 详细布线 · 跨层布线(TSV/RDL)与布线资源…
IC
Routing
15
3D IC布线算法与优化
基于TSV的布线算法 · 拥塞控制 · 层间分配
IC
3D
16
3D IC时序分析
跨层时序路径 · TSV延迟建模 · 片上变异(OCV)与统计时序分析
IC
3D
17
3D IC功耗分析与优化
动态功耗 · 静态功耗 · 跨层功耗分布
IC
3D
18
3D IC热感知设计
热模型建立 · 热仿真 · 热感知布局布线
IC
3D
19
3D IC电源网络设计
多层电源网格 · TSV电源分配 · 去耦电容
IC
3D
20
3D IC信号完整性仿真与优化
TSV/RDL寄生提取 · S参数模型 · 眼图分析
IC
3D
21
3D IC物理验证
DRC · LVS · ERC在3D结构中的扩展
IC
3D
22
3D IC可制造性设计(DFM)
工艺约束 · 良率提升 · 光刻热点
IC
DFM
23
3D IC可靠性设计
电迁移 · 热循环 · 应力失效
IC
3D
24
3D IC测试与可测性设计(DFT)
堆叠测试 · TSV测试 · 内置自测试(BIST)
IC
DFT
25
3D IC封装与系统集成
5D/3D封装技术 · 扇出型封装 · 系统级封装(SiP)与协同设计
IC
3D
26
3D IC设计案例实战(一)
基于TSV的3D DRAM与逻辑芯片…
IC
3D
27
3D IC设计案例实战(二)
3D处理器与高速缓存堆叠的布局布线优…
IC
3D
28
3D IC设计案例实战(三)
异构集成(逻辑+模拟+RF)的3D物…
IC
3D
29
3D IC设计常见问题与调试
跨层时序收敛 · 热失控 · 电源噪声
IC
3D
30
综合提升与未来趋势
3D IC设计自动化 · AI辅助布局布线 · 先进工艺节点下的3D IC发展
综合提升
未来趋势
所属VIP或分类
同VIP:3D-IC-EDA工具链与设计流程
同VIP:3D-IC与Chiplet协同集成
同VIP:3D-IC堆叠与混合键合工程