首页
›
芯片硬件与光电工程
›
010-半导体测试、ATE与量产工程
›
《IEEE 1149.1边界扫描在ATE量产测试中的部署》
VIP7
本课程属于:010-半导体测试、ATE与量产工程
芯片硬件与光电工程 · 共 7 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
边界扫描测试在芯片ATE测试中的部署指南
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
边界扫描技术概述
JTAG标准历史 · IEEE 1149.1标准核心思想 · 边界扫描在ATE测试中的价值
边界扫描技术概述
JTAG
02
边界扫描硬件架构
TAP控制器 · 指令寄存器 · 数据寄存器
边界扫描硬件架构
TAP
03
TAP控制器状态机
Test-Logic-Reset · Run-Test/Idle · Shift-DR
TAP
控制器状态机
04
边界扫描指令集
BYPASS · SAMPLE/PRELOAD · EXTEST
边界扫描指令集
BYPASS
05
BSDL文件解析
BSDL文件结构 · 语法规则 · 如何从BSDL提取关键测试信息
BSDL
文件解析
06
ATE测试环境搭建
ATE硬件选型 · 数字通道配置 · 边界扫描测试板设计要点
ATE
测试环境搭建
07
ATE与DUT连接拓扑
单芯片测试 · 多芯片菊花链 · 多芯片星形拓扑
ATE
DUT
08
边界扫描测试向量生成
串行向量生成原理 · TCL/Perl脚本自动生成方法
边界扫描测试向量…
串行向量生成原理
09
ATE测试程序开发流程
测试计划制定 · 向量编译 · 时序校准
ATE
测试程序开发流程
10
互连测试(Interconnect Test)
开路/短路检测原理 · Walking-1算法 · 自适应测试算法
Interconnect
Test
11
集群测试(Cluster Test)
非边界扫描器件测试方法 · 逻辑集群建模 · 测试覆盖率分析
Cluster
Test
12
存储器测试(Memory Test)
March算法在边界扫描中的应用 · BIST与边界扫描协同
Memory
Test
13
IDCODE与USERCODE验证
器件识别码读取 · 用户自定义码编程与校验
IDCODE
USERCODE
14
BYPASS指令测试
菊花链旁路功能验证 · 链长度测量 · 时序裕量测试
BYPASS
指令测试
15
SAMPLE/PRELOAD测试
功能捕获模式 · 预加载模式 · 与EXTEST的协同工作
SAMPLE/PRELO…
测试
16
EXTEST测试
外部互连测试执行 · 驱动/接收状态控制 · 故障诊断
EXTEST
测试
17
INTEST测试
内部逻辑测试 · 芯片内部节点访问 · 静态功能测试
INTEST
测试
18
边界扫描链完整性测试
链断路检测 · 链短路检测 · 链延迟测试
边界扫描链完整性…
链断路检测
19
ATE时序校准技术
TDO采样窗口设置 · TCK频率优化 · 保持时间与建立时间验证
ATE
时序校准技术
20
故障诊断与定位
故障字典生成 · 自适应诊断算法 · 边界扫描故障覆盖率计算
故障诊断
定位
21
多芯片模块(MCM)测试
MCM边界扫描策略 · 子芯片隔离测试 · 系统级互连测试
MCM
多芯片模块
22
3D IC与堆叠芯片测试
TSV测试挑战 · 边界扫描在3D IC中的应用 · 分层测试方法
IC
3D
23
边界扫描与BIST集成
内建自测试与边界扫描协同 · 测试模式复用 · 测试时间优化
BIST
边界扫描
24
ATE测试数据管理
STDF格式输出 · 测试数据统计分析 · 良率分析
ATE
测试数据管理
25
边界扫描测试自动化框架
Python/Perl脚本框架 · 测试流程自动化 · 报告自动生成
边界扫描测试自动…
Python/Perl
26
ATE测试程序调试技巧
波形调试 · 向量调试 · 时序调试
ATE
测试程序调试技巧
27
边界扫描测试标准更新
IEEE 1149.1-2013新特… · IEEE 1149.6 · IEEE 1149.7简介
边界扫描测试标准…
IEEE
28
边界扫描测试案例研究
FPGA边界扫描测试 · SoC边界扫描测试 · ASIC边界扫描测试
边界扫描测试案例…
FPGA
29
边界扫描测试成本分析
测试时间优化 · 测试设备成本 · 测试开发成本
边界扫描测试成本…
测试时间优化
30
未来趋势与挑战
高速边界扫描 · 自适应测试 · AI辅助测试
未来趋势
挑战
所属VIP或分类
同VIP:BIST与ATE联合测试架构及故障诊断
同VIP:FT测试程序开发与ATE平台参数设计、配置与系统调试
同VIP:FT量产测试流程优化与封装后可靠性验证