1. 半导体制造与良率概述

1.1 半导体制造流程简介

半导体芯片的制造是当今最复杂的工业流程之一，通常需要数百道工序、数周时间才能完成从硅片到成品芯片的蜕变。理解制造流程是良率分析的基础，因为每一个工艺步骤都可能引入缺陷，影响最终良率。

典型的半导体制造流程可概括为以下四大阶段：

1.2 良率定义与分类

在半导体行业中，“良率”是一个多层次的指标，不同阶段有不同的定义和计算方法。理解这些分类是进行故障排查和归因分析的前提。

1.2.1 晶圆良率（Wafer Yield）

晶圆良率衡量的是在晶圆制造和测试阶段，从一片晶圆上获得的合格芯片数量与总芯片数量的比值。它直接反映了前段和后段制程的工艺控制水平。

晶圆良率 (%) = (晶圆上合格芯片数 / 晶圆上总芯片数) × 100%

1.2.2 封装良率（Assembly/Package Yield）

封装良率衡量的是在封装工艺（划片、贴片、打线、塑封等）后，功能完好的芯片数量与投入封装芯片数量的比值。封装过程中的机械应力、热应力、污染是主要失效原因。

封装良率 (%) = (封装后合格芯片数 / 投入封装芯片数) × 100%

1.2.3 测试良率（Test Yield）

测试良率通常指最终测试（Final Test）阶段的通过率，但也包括晶圆测试（CP Test）良率。测试良率不仅反映制造质量，还受测试覆盖率、测试程序质量、测试设备稳定性影响。

测试良率 (%) = (通过最终测试的芯片数 / 投入最终测试的芯片数) × 100%

1.3 良率对成本的影响

在半导体行业，良率与成本之间存在直接的、非线性的强相关关系。良率提升带来的成本节约往往远超同等规模的产能扩张。

1.3.1 成本结构分析

芯片的总成本由固定成本（设备折旧、研发、掩模版）和可变成本（材料、人力、测试）构成。良率直接影响分摊到每颗合格芯片上的固定成本。

1.3.2 良率提升的经济杠杆效应

良率提升具有显著的杠杆效应。例如，将良率从 80% 提升到 85%（提升 5 个百分点），合格芯片数量增加 6.25%，而固定成本不变，因此利润增幅远大于 5%。这也是为什么半导体公司愿意投入大量资源进行良率工程。

利润提升率 ≈ (新良率 / 旧良率) - 1
示例: 85% / 80% - 1 = 6.25% 的合格芯片增量
若毛利率为 50%，则利润增幅可达 12.5% 以上

1.4 良率故障排查的起点

本课程的核心方法论是：从测试Fail数据出发，逆向追溯至工艺归因。测试Fail数据是良率损失的直接表现，但Fail的原因可能隐藏在数百道工艺步骤中。后续章节将系统讲解如何利用统计方法、数据挖掘和物理分析工具，建立从Fail现象到工艺根因的完整路径。