3. GAA器件演进
当工艺节点推进到3nm及以下，FinFET的栅极对沟道的静电控制能力开始逼近物理极限。鳍片高度与间距的进一步微缩，导致短沟道效应、漏致势垒降低和亚阈值摆幅退化难以继续压制。环栅（Gate-All-Around，GAA）器件通过让栅极从四周包裹沟道，把控制面积从FinFET的“三面”扩展到“全周”，成为延续摩尔定律的关键架构跃迁。
一、从FinFET到GAA：架构变化的核心逻辑
FinFET的沟道是竖立的鳍片，栅极覆盖其顶部与两侧，形成三面控制。GAA则把沟道变成水平堆叠的纳米片（Nanosheet）或纳米线（Nanowire），栅极材料环绕每一层沟道，形成四面或全周控制。这一变化带来三个直接收益：更强的静电控制、更低的泄漏电流、以及更灵活的有效沟道宽度调节。
在FinFET中，有效沟道宽度由鳍片数量与高度决定，量化步进较粗；而在GAA中，沟道宽度可通过纳米片的横向尺寸连续调节，设计自由度显著提升。同时，堆叠多层纳米片可以在相同 footprint 下获得更大的驱动电流，为高性能逻辑提供新的缩放维度。
二、沟道释放的必要性
GAA纳米片的制造流程中，最关键的一步是“沟道释放”（Channel Release）。其核心结构是Si/SiGe超晶格：交替外延生长Si与SiGe层，随后通过选择性刻蚀去除SiGe牺牲层，使Si层悬空成为纳米片沟道，再由栅极材料填充包裹。
沟道释放的必要性体现在三个方面：
- 形成全周栅控空间：只有去除SiGe，栅极才能进入Si层之间的间隙，实现四面包裹。
- 定义沟道尺寸与形状：释放后的Si纳米片厚度、宽度和间距直接决定器件电学特性。
- 决定界面质量：释放过程中Si表面暴露，后续栅氧界面质量受刻蚀残留与损伤影响极大。
三、工艺挑战与关键参数
沟道释放面临的核心矛盾是：既要彻底去除SiGe，又要对Si沟道保持极高的选择性，同时不能引入过多表面损伤或结构变形。以下是主要挑战与对应参数：
| 挑战维度 | 具体问题 | 关键参数/指标 | 工艺窗口要求 |
|---|---|---|---|
| 选择性 | SiGe去除速率远高于Si，避免沟道减薄 | SiGe:Si 刻蚀选择比 | >100:1，先进节点要求 >300:1 |
| 各向同性 | 横向钻蚀需均匀，避免局部残留 | 横向/纵向刻蚀速率比 | 接近1:1，保证间隙完全打开 |
| 表面损伤 | 等离子体或湿法刻蚀引入缺陷 | 界面态密度 Dit | <1×10¹¹ cm⁻²eV⁻¹ |
| 结构稳定性 | 多层纳米片悬空后可能塌陷或弯曲 | 纳米片间距、支撑结构 | 间距 <15nm 时需特殊支撑设计 |
| 残留控制 | SiGe残留导致栅极填充不完全 | 残留Ge浓度 | <1×10¹⁹ cm⁻³ |
四、典型工艺场景与流程
以Si/SiGe超晶格沟道释放为例，典型流程如下：
1. 外延生长：Si/SiGe 交替沉积（如 Si 5nm / SiGe 10nm × 3层）
2. 鳍片刻蚀：定义纳米片宽度与间距
3. 假栅沉积：多晶硅假栅 + 硬掩模
4. 源漏外延：SiGe或Si:P/SiGe:B 外延
5. 层间介质填充：ILD0 沉积与平坦化
6. 假栅去除：暴露超晶格侧壁
7. 沟道释放：选择性刻蚀 SiGe 牺牲层
- 干法：HCl 或 CF4/O2 等离子体
- 湿法：HF:HNO3:CH3COOH 或 APM
8. 栅极堆叠：High-K + 金属栅填充
9. 后续互连：Contact + BEOL五、常见误区与复盘
误区一：只关注选择比，忽略各向同性。高选择比若伴随强方向性，会导致SiGe在纵向被快速去除，但横向钻蚀不足，纳米片下方残留SiGe，栅极无法完全包裹。实际工艺中需平衡离子能量与自由基浓度。
误区二：认为湿法刻蚀一定优于干法。湿法选择性高、损伤小，但表面张力易导致纳米片塌陷；干法各向同性好、可控性强，但等离子体损伤需后续修复。先进节点多采用干法为主、湿法为辅的混合方案。
误区三：忽视释放后的界面钝化。SiGe去除后Si表面悬挂键密度高，若直接沉积High-K，界面态密度会显著恶化。通常需要HF最后清洗或远程等离子体钝化，再快速进入栅极沉积。
从FinFET到GAA，架构演进的本质是把栅极控制从“三面”推向“全周”，而沟道释放正是实现这一目标的核心工艺。它要求刻蚀技术同时满足高选择性、各向同性、低损伤和高均匀性，是SiGe对Si高选择性刻蚀在先进逻辑器件中最具代表性的应用场景。