2. 光刻技术演进
光刻技术的演进并不是简单的“波长越来越短”，而是一场围绕分辨率、套刻精度、产能与成本之间持续博弈的系统工程。从DUV到EUV，再到High-NA EUV，每一次代际跃迁都由“能否在可接受的成本下继续缩小特征尺寸”这一核心问题驱动。理解这条演进路径，有助于把握High-NA EUV为何出现、它解决了什么、又带来了哪些新约束。
一、核心原理：分辨率极限与波长、数值孔径的关系
光刻分辨率的经典表达式为：
CD = k1 × λ / NA
其中：
CD —— 可分辨的关键尺寸
λ —— 曝光波长
NA —— 投影物镜数值孔径
k1 —— 工艺因子，受照明、掩模、光刻胶等影响要缩小CD，有三条路径：降低波长λ、提高数值孔径NA、压低工艺因子k1。DUV时代主要依靠λ从365nm（i线）到248nm（KrF）再到193nm（ArF），并配合浸没式技术把NA推到1.35；同时通过OPC、相移掩模、离轴照明把k1压到0.25左右。但193nm浸没式已接近物理极限，继续缩小必须换波长。EUV采用13.5nm极紫外光，把λ降低了一个数量级，使单次曝光即可实现20nm以下分辨率。而High-NA EUV则把NA从0.33提升到0.55，进一步把分辨率推进到8nm级别，同时减少多重曝光次数。
二、关键节点：从DUV到EUV再到High-NA EUV
下表梳理了各代光刻技术的代表性节点与产业意义：
| 代际 | 典型波长 | NA | 关键节点 | 产业意义 |
|---|---|---|---|---|
| DUV干式 | 248nm / 193nm | 0.6~0.93 | 250nm~90nm | 奠定现代CMOS大规模制造基础 |
| DUV浸没式 | 193nm | 1.35 | 65nm~7nm（多重曝光） | 通过浸没与多重曝光延续摩尔定律 |
| EUV | 13.5nm | 0.33 | 7nm~3nm | 单次曝光替代多重曝光，降低工艺复杂度 |
| High-NA EUV | 13.5nm | 0.55 | 2nm及以下 | 提升分辨率与套刻精度，支撑埃米时代 |
从时间线看，DUV浸没式在45nm之后逐渐依赖多重曝光，导致掩模层数、工艺步骤和成本急剧上升。EUV在7nm节点引入，虽然设备昂贵，但显著减少了多重曝光次数，提升了良率与周期。High-NA EUV则面向2nm以下节点，通过更高NA在单次曝光中实现更小间距，同时改善线边缘粗糙度和套刻误差。
三、方法流程：从多重曝光到单次高NA曝光的工艺收敛
在DUV浸没式时代，实现7nm以下图形通常需要多重曝光，例如LELE（Litho-Etch-Litho-Etch）或SADP（自对准双重图形）。这些方法虽然有效，但步骤多、周期长、套刻误差累积严重。EUV引入后，部分关键层可用单次曝光替代多重曝光，流程显著简化。High-NA EUV进一步把NA提升到0.55，使得在相同波长下分辨率更高，从而减少曝光次数。
- DUV多重曝光流程：涂胶→曝光→显影→刻蚀→重复，套刻误差逐层累积。
- EUV单次曝光流程：涂胶→EUV曝光→显影→刻蚀，步骤减少约30%~50%。
- High-NA EUV流程：在EUV基础上引入变形物镜与更严格的光刻胶，进一步压缩间距与粗糙度。
四、案例/场景：3nm与2nm节点的技术选择
以3nm节点为例，部分厂商选择继续使用DUV浸没式配合多重曝光，而另一些厂商则直接导入EUV。前者成本较低但步骤多、良率爬坡慢；后者设备投资大，但单次曝光减少了工艺变异，良率提升更快。到了2nm节点，EUV单次曝光已接近极限，High-NA EUV成为继续缩小的关键选项。其0.55 NA可在单次曝光中实现约8nm分辨率，相当于把多重曝光的复杂度转移到设备端。
在存储器件中，High-NA EUV同样重要。DRAM电容孔与3D NAND通道孔对高深宽比与高精度套刻要求极高，High-NA EUV可减少曝光次数并改善孔形貌，从而提升存储密度与可靠性。
五、误区与复盘
误区一：“EUV之后就是High-NA，只是NA变大。”实际上，High-NA EUV采用变形物镜，曝光场缩小为半场，需要拼接曝光，对套刻与平台精度提出更高要求。
误区二：“波长越短越好。”13.5nm EUV已被空气强烈吸收，必须在真空环境中工作，且反射式掩模与多层膜带来新的缺陷与热管理问题。
误区三：“High-NA EUV能解决所有图形化问题。”对于某些层，多重曝光或DUV仍是更经济的选择，技术选型需综合成本、产能与良率。
复盘来看，光刻演进始终围绕“分辨率—成本—产能”三角平衡。DUV通过浸没与多重曝光延长了生命周期；EUV通过波长跃迁降低了工艺复杂度；High-NA EUV则通过NA提升把单次曝光能力推向新高度。理解这条主线，才能在设计、工艺与设备选型中做出合理判断。