1. 星载FPGA实时信号处理导论
星载FPGA实时信号处理，是把现场可编程门阵列（FPGA）作为星上核心计算器件，对卫星载荷或平台产生的信号在严格时限内完成采样、变换、检测、判决与输出的工程学科。它同时受三类约束支配：空间环境与可靠性约束、星上功耗与散热约束、以及信号处理本身的实时性约束。理解这三者的耦合关系，是后续学习硬件描述语言设计、时序收敛、抗辐照加固与在轨验证的前提。
一、课程目标与知识地图
本课程的目标不是泛泛介绍FPGA，而是让学习者具备“把一条信号处理链路落到星上可运行、可验证、可加固的FPGA实现”的能力。具体包括四个层次：
- 任务层：能读懂星上处理任务的需求描述，识别采样率、带宽、时延、吞吐率、动态范围等关键指标。
- 算法层：能把滤波、FFT、脉冲压缩、CFAR检测、解调等算法映射为适合FPGA流水线实现的定点结构。
- 实现层：能用Verilog/VHDL或高层次综合完成模块设计，处理跨时钟域、流水线平衡、资源复用与存储带宽问题。
- 验证与加固层：能搭建仿真与在轨测试方案，并针对单粒子翻转、总剂量效应采取三模冗余、EDAC、配置刷新等措施。
这四层不是线性顺序，而是反复迭代：算法定点化会改变资源占用，资源占用又反过来限制算法并行度，加固措施会引入额外时延，时延预算又约束流水线级数。课程后续章节将围绕这条迭代链展开。
二、星载处理任务的特点
与地面数据中心或地面雷达信号处理机相比，星载处理任务有四个显著特点。
第一，输入数据率高而不可回溯。以合成孔径雷达（SAR）为例，若距离向采样率为120 MHz、量化位宽8 bit、I/Q双通道，则原始数据率约为1.92 Gbit/s。星上无法像地面那样先落盘再慢慢处理，必须在数据流到达的同时完成处理，否则缓存溢出即丢数。
第二，处理结果往往直接决定卫星行为。例如目标检测结果要驱动数传分系统选择下传区域，或驱动姿态控制进行跟踪。这意味着处理时延不仅是性能指标，更是功能正确性的一部分。
第三，资源与功耗极度受限。一颗小卫星的载荷处理功耗预算常在10～30 W量级，可用FPGA逻辑资源、DSP切片和块RAM都有限，散热只能靠传导与辐射。地面常用的“先多算再挑好的”策略在星上不可行。
第四，环境不可维修但要求高可靠。宇宙射线会导致配置位翻转、寄存器单粒子翻转，甚至锁死。设计必须假设器件会出错，并通过冗余、检错纠错和定期刷新维持功能。
三、FPGA在星上处理中的角色
星上处理平台通常由CPU、DSP、FPGA和专用ASIC组成。CPU擅长控制与协议，DSP擅长中小规模浮点运算，ASIC在批量固定算法上能效最高但不可重构，而FPGA的独特价值在于可重构的并行数据通路：它可以在同一芯片上实现数百条并行乘加、多级流水线和定制位宽接口，同时保留在轨修改逻辑的可能性。
因此FPGA在星上通常承担三类角色：一是高速前端接口与预处理，如LVDS/SerDes接收、数字下变频、抽取滤波；二是计算密集型核心，如FFT、匹配滤波、脉冲压缩、CFAR；三是系统级调度与数据搬运，如DMA控制、多通道仲裁、与CPU的交互。下图给出典型星载FPGA信号处理链路的信号流与资源映射关系。
四、实时性约束的量化理解
“实时”在星上不是模糊概念，而是可以用数字约束的。设某脉冲压缩任务要求对每个脉冲重复周期（PRI）内的回波完成处理，PRI为100 μs，距离向采样点数为4096，则必须在100 μs内完成4096点匹配滤波。若FPGA时钟为200 MHz，则一个PRI内可用时钟周期为20000个。若采用每周期处理1点的流水线结构，4096点需要4096周期，余量充足；但若同时要做多通道处理或FFT，就必须提高并行度或提高时钟频率。
时延预算通常拆成三部分：接口与缓存时延（数据进入FPGA到可计算）、计算时延（流水线深度×时钟周期）、输出与仲裁时延（结果写入接口）。设计时先分配预算，再逐级核算。例如流水线深度为32级、时钟200 MHz，则计算时延为160 ns；若跨时钟域同步再引入2～3个周期，约15 ns。这些数字必须在设计早期估算，而不是等综合后再补救。
五、典型应用场景
星载FPGA实时信号处理的典型场景包括：
- SAR成像与目标检测：完成距离向/方位向脉冲压缩、运动补偿、CFAR检测，输出检测点迹或低分辨率图像。
- 电子侦察与频谱监测：对宽频带信号进行信道化、FFT、能量检测与参数估计，识别辐射源。
- 通信载荷基带处理：完成解调、译码、波束成形权值计算与多波束调度。
- 导航与测控：完成扩频信号捕获、跟踪环路、伪距解算的硬件加速。
- 光学遥感实时预处理：完成辐射校正、坏像元替换、云检测与数据压缩。
这些场景的共同点是：数据率高、算法结构规整、时延敏感、且需要在轨可重构。FPGA恰好在这四点上都具备优势，因此成为星上处理的主力器件。
六、学习本课程的方法建议
建议按“指标—算法—结构—时序—加固—验证”的顺序推进。每学一个算法，都问三个问题：它的输入输出数据率是多少？它需要多少并行度和存储？它在最坏情况下需要多少时钟周期？把这三个问题的答案写下来，再进入实现。课程后续会以SAR脉冲压缩、CFAR检测和信道化接收为主线，逐步展开从需求到在轨验证的完整过程。