2. 信号链前端设计

高速数据采集系统的精度上限，往往在信号进入 ADC 之前就已经被决定了。信号链前端承担的任务，是把传感器或探测器输出的微弱、带偏置、带共模干扰、带宽可能远超有用信号的原始电信号，转换成 ADC 能够正确量化的一路"干净"差分电压。本节按信号流动顺序，讨论接口、调理、匹配与抗混叠四个环节的设计要点。

一、传感器与探测器接口：先弄清源是什么

接口设计的第一步不是选运放，而是确定信号源的等效模型。常见源类型可归为三类：低阻抗电压源（如霍尔电流传感器、带缓冲的加速度计，输出阻抗几十欧以内）、高阻抗电压源（如压电式传感器、光电二极管跨阻前的电流源、pH 电极，源阻抗可达 10⁶～10¹² Ω）、以及电流源型探测器（如光电倍增管 PMT、硅光电倍增管 SiPM、光电二极管）。

源类型直接决定接口拓扑。对高阻抗电压源，必须采用高输入阻抗缓冲（JFET 或 CMOS 输入运放，输入偏置电流低至 pA 级），否则偏置电流在源阻抗上产生的压降会变成直流误差；对电流源型探测器，应使用跨阻放大器（TIA），反馈电阻 R_f 决定增益，反馈电容 C_f 决定带宽与稳定性。以 SiPM 为例，其输出为纳秒级电流脉冲，典型峰值几十微安到几毫安，若要求 100 MHz 带宽，则 TIA 的 R_f 与探测器结电容 C_d、运放增益带宽积 GBP 需满足：闭环带宽 f_-3dB ≈ √(GBP / (2πR_fC_d))，这是选型时的第一约束。

接口层还需处理三件事：一是偏置注入，如光电二极管需要反向偏压、SiPM 需要略高于击穿电压的过压；二是隔直与共模设定，用 AC 耦合电容把探测器的高压偏置与后级隔离，再用电阻分压或基准源把后级共模抬到 ADC 要求的 V_cm（例如 1.5 V 或 2.5 V）；三是保护，探测器打火、热插拔或静电可能产生数十伏瞬态，应在接口处加限流电阻与钳位二极管。

二、模拟前端调理电路：增益、带宽与共模

调理电路的核心是把信号摆幅映射到 ADC 满量程。设 ADC 为 14 位、差分输入范围 ±2 V，则 1 LSB ≈ 244 μV。若传感器满量程输出为 ±10 mV，则所需增益约 200 倍。单级 200 倍在高速下很难同时保证带宽和稳定，通常拆成两级：第一级低噪声放大 10 倍，第二级 20 倍并完成单端转差分。

级联增益分配遵循 Friis 公式的噪声版本：系统输入等效噪声主要由第一级决定，后级噪声被前级增益压缩。因此第一级应选低电压噪声密度 e_n（如 1 nV/√Hz）的运放，并尽量提高其增益；第二级可放宽到 4～5 nV/√Hz。同时要核算运放带宽：若第一级增益 10、目标闭环带宽 50 MHz，则 GBP 至少需 500 MHz，实际留 2～3 倍余量。

单端转差分常用全差分放大器（FDA）或变压器耦合。FDA 的优势是可独立设定输出共模 V_ocm，直接匹配 ADC 的 V_cm 引脚；其反馈网络需严格对称，否则二次谐波失真会明显恶化。若信号本身是单端的，也可用两级反相放大构成伪差分，但共模抑制能力弱于真差分。

三、阻抗匹配与噪声抑制

高速信号链中的"匹配"有两层含义。第一层是传输线匹配：当信号上升沿对应的等效频率使走线长度超过波长的 1/10 时，应把源端或负载端按 50 Ω 端接，避免反射造成过冲与振铃。第二层是噪声匹配：对高阻抗源，源阻抗与运放电压噪声、电流噪声存在最优折中，源阻抗 R_s 满足 R_s ≈ e_n/i_n 时总噪声最小；若 R_s 远大于该值，电流噪声主导，应选低 i_n 的 CMOS 或 JFET 输入运放。

噪声抑制在工程上主要靠四招：差分传输抑制共模；屏蔽与单点接地抑制地环路；在电源引脚就近放置 0.1 μF 与 10 μF 组合去耦，抑制电源耦合；对低频漂移用斩波或自动调零，对 1/f 噪声敏感的应用则选零漂移运放。需要提醒的是，屏蔽层应单端接地，两端接地反而会引入地环流。

四、抗混叠滤波器设计

抗混叠滤波器（AAF）的作用是限制输入信号带宽，使高于 f_s/2 的分量在采样前被衰减到低于 ADC 噪声底，否则会折叠回带内且无法事后分离。设计流程如下：

1. 确定采样率 f_s 与奈奎斯特频率 f_N = f_s/2。例如 f_s = 100 MSPS，则 f_N = 50 MHz。
2. 确定有用信号最高频率 f_sig，例如 20 MHz。
3. 确定过渡带：从 f_sig 到 f_N 之间需要提供的衰减量。若 ADC 为 14 位，要求混叠分量低于 1 LSB，则阻带衰减至少 20·log₁₀(2¹⁴) ≈ 84 dB，工程上取 90 dB 余量。
4. 选择滤波器阶数与类型。巴特沃斯最平坦但过渡带缓；切比雪夫过渡带陡但有纹波；贝塞尔群延迟最平坦，适合脉冲波形。以 20 MHz 到 50 MHz 需 90 dB 衰减为例，巴特沃斯约需 8 阶，切比雪夫 0.5 dB 纹波约需 5～6 阶。
5. 实现形式：高速场合常用 LC 梯形网络或集成差分滤波器（如 ADA4940 配合 RC），也可用无源 RC 加有源 Sallen-Key。注意滤波器输出阻抗要与 ADC 采样保持电路的开关电容负载匹配，否则会引入建立误差。

下面这张图给出一个典型 100 MSPS、14 位采集前端的信号链结构，从 SiPM 探测器到 ADC 输入，标注了各级的关键参数与作用。

实际调试时，建议按以下顺序验证：先用信号源注入已知幅度正弦波，测 TIA 输出与理论增益是否一致；再用频谱仪观察 AAF 的幅频响应，确认 50 MHz 处衰减达标；最后用 ADC 采集满量程信号做 FFT，看 SFDR 与 SNR 是否满足指标。若 SFDR 偏低，优先检查 FDA 反馈网络对称性与电源去耦；若 SNR 偏低，则回到第一级噪声与源阻抗匹配上排查。