2. 星上处理系统需求捕获与指标分解

星上处理系统的设计起点不是处理器选型,而是需求捕获。任务载荷的探测体制决定了数据的形式与规模,数据率决定了链路与存储的压力,时延与精度决定了处理算法的实时性与可信度,功耗与热耗则决定了整星的资源边界。这些约束彼此耦合,必须自上而下逐层分解,才能形成可验证、可分配、可追溯的系统级与分系统级指标。

一、从探测体制出发捕获原始需求

不同探测体制产生的数据形态差异极大。以合成孔径雷达(SAR)为例,其原始回波为复数采样,距离向与方位向均需脉冲压缩,数据率与分辨率、测绘带宽、脉冲重复频率直接相关;而光学多光谱相机输出的是按行扫描的像素流,数据率主要由像元数、量化位数、帧频和谱段数决定。需求捕获的第一步,是明确载荷的物理输出接口:是原始回波、还是已做部分预处理的图像数据,是连续流还是突发帧。

以某型多光谱载荷为例,假设其探测器为 4096 像元×32 谱段,量化位数 12 bit,行频 8 kHz。则单行数据量为 4096×32×12 bit = 1.572864 Mbit,对应原始数据率约为 1.572864 Mbit×8000 = 12.58 Gbit/s。若采用 2:1 无损压缩,则进入星上处理链的数据率约为 6.29 Gbit/s。这个数字就是后续所有指标分解的源头。

二、系统级指标的确定

系统级指标描述整星处理系统对外呈现的能力边界,通常包括:最大输入数据率、最大输出数据率、端到端处理时延、处理精度(如辐射精度、几何定位精度)、整机功耗、质量与体积上限、可靠性(寿命、单粒子翻转容忍度)等。这些指标必须与载荷、数传、平台电源和热控专业协商确定,不能由处理分系统单方面决定。

例如,若数传下行能力为 2 Gbit/s,而载荷原始数据率为 12.58 Gbit/s,则系统级压缩比至少为 6.29:1 才能匹配。若要求端到端时延不超过 300 ms,则从数据进入处理板到压缩码流输出,必须在该窗口内完成辐射校正、几何粗校正、压缩打包等全部操作。系统级指标一旦确定,就成为分系统指标分解的约束条件。

星上处理系统需求捕获与指标分解关系图 任务载荷探测体制(输入源) SAR 原始回波 · 多光谱像素流 · 高光谱数据立方 · 红外图像序列 关键约束参数 数据率 D 时延 T 精度 P 功耗 W 热耗 Q 系统级指标(整星处理系统能力边界) 最大输入数据率 ≤ 12.58 Gbit/s 端到端时延 ≤ 300 ms 压缩比 ≥ 6.29:1 整机功耗 ≤ 45 W 辐射精度 ≤ 5% 质量 ≤ 8 kg 分系统级指标(可分配、可验证) 数据采集与预处理 接口速率 ≥ 12.58 Gbit/s 缓存深度 ≥ 256 MB 预处理时延 ≤ 80 ms 压缩编码 压缩比 ≥ 6.29:1 编码时延 ≤ 120 ms 输出码率 ≤ 2 Gbit/s 处理与控制 算力 ≥ 2 TOPS 调度周期 ≤ 10 ms 功耗 ≤ 25 W 存储与输出 存储容量 ≥ 512 GB 写入带宽 ≥ 2 Gbit/s 功耗 ≤ 8 W 验证闭环:分系统指标逐项测试 → 系统级指标复核 → 不满足则回溯调整分配

三、分系统级指标的分解方法

分系统级指标必须满足三个条件:可分配、可验证、可追溯。可分配意味着每个指标都能落到具体的硬件板卡、FPGA 逻辑或软件模块上;可验证意味着存在明确的测试点与判据;可追溯意味着每个分系统指标都能向上映射到某条系统级指标。

以时延分解为例。系统级端到端时延要求为 300 ms,处理链包含采集、预处理、压缩、打包输出四个环节。按照经验分配,采集与缓存占 40 ms,辐射校正与几何粗校正占 80 ms,压缩编码占 120 ms,打包与输出占 60 ms,合计 300 ms。每个环节的时延指标再进一步分解到 FPGA 流水线级数、DDR 访问次数和算法迭代次数。例如压缩编码的 120 ms 可分解为:分块与变换 30 ms、量化与熵编码 70 ms、码流组织 20 ms。这种逐层分解使每个模块的设计目标清晰可测。

数据率分解同样需要细化。12.58 Gbit/s 的原始数据率进入采集接口后,若采用 16 通道并行 LVDS,每通道速率约为 786 Mbit/s,接口时序余量需要按 20% 预留。预处理后的数据率若仍为 12.58 Gbit/s,则压缩模块的输入带宽必须匹配;压缩后输出 2 Gbit/s,则输出接口可采用 4 通道 SerDes,每通道 500 Mbit/s。这些数字直接决定了 FPGA 的 IO 标准、PCB 走线层数和连接器选型。

四、精度与功耗的约束传递

精度指标通常以辐射精度和几何精度表述。辐射精度要求 5%,意味着辐射校正算法中的定标系数误差、暗电流扣除残差、非均匀性校正残差之和不得超过 5%。若探测器非均匀性为 3%,则算法校正后残差需控制在 2% 以内。这一指标会传递到定标数据存储精度、乘法器位宽和累加器位宽的设计上。例如,若采用 16 bit 定点运算,量化误差约为 1/65536,远小于 2% 的要求,但若中间累加采用 12 bit,则可能因截断误差超标。

功耗约束的传递更为直接。整机功耗 45 W,其中处理板 25 W、存储板 8 W、电源转换损耗 7 W、其他 5 W。处理板 25 W 再分解到 FPGA 动态功耗、DDR 功耗、接口功耗和辅助电路。若 FPGA 动态功耗预算为 15 W,则逻辑资源利用率、时钟频率和翻转率必须受限。此时可能需要降低并行度或采用时钟门控,而这又会影响时延指标,形成功耗与性能的折中。

指标分解的检查要点:每条分系统指标是否都有对应的测试方法?测试点是否可在桌面联试或整星测试中接入?指标不满足时,回溯路径是否明确——是调整算法、更换器件,还是重新协商系统级指标?

五、形成指标分配表

需求捕获与指标分解的最终交付物是一份指标分配表。表中每一行包含:指标名称、系统级要求值、分系统分配值、验证方法、测试点、责任模块、备注。以下为示例片段,参数为教学假设,非实测数据。

指标名称 系统级要求 分系统分配 验证方法 测试点 责任模块
输入数据率 ≥ 12.58 Gbit/s 采集接口 16 通道×786 Mbit/s 误码率测试 LVDS 接收端 采集 FPGA
端到端时延 ≤ 300 ms 采集 40 ms + 预处理 80 ms + 压缩 120 ms + 输出 60 ms 时间戳注入 输入/输出端口 全链路
压缩比 ≥ 6.29:1 分块变换+熵编码 ≥ 6.5:1 码流统计 压缩输出口 压缩模块
辐射精度 ≤ 5% 非均匀性校正残差 ≤ 2% 均匀场景统计 校正后数据 预处理模块
整机功耗 ≤ 45 W 处理板 25 W + 存储 8 W + 电源 7 W + 其他 5 W 功率计测量 电源输入端 电源分系统

指标分配表不是一次成型的。在方案设计阶段,它用于指导架构设计;在详细设计阶段,它用于约束模块实现;在测试阶段,它用于逐项验证。任何一项指标在测试中不满足,都需要沿分配路径回溯,判断是分配不合理、实现有缺陷,还是系统级指标本身需要重新协商。需求捕获与指标分解因此不是一次性活动,而是贯穿研制全过程的迭代闭环。