3. 星上处理系统架构与约束
星上处理系统并不是把地面服务器“搬上天”，而是在功耗、体积、重量、辐射与实时性多重约束下，为遥感载荷数据流选择一条可长期稳定运行的处理链路。理解这一节的关键，是先建立“平台—任务—约束”的对应关系：不同处理平台擅长的事情不同，而星上环境又会对它们施加地面系统几乎不会遇到的限制。
一、四类处理平台的定位与分工
星载计算机（OBC）通常以抗辐射处理器为核心，承担整星管理、任务调度、载荷控制、数据存储管理与遥测遥控等“系统级”工作。它的优势是可靠性高、接口成熟、软件可维护，但算力与并行吞吐有限，不适合直接承担高数据率的像素级压缩。
FPGA 以可编程逻辑阵列实现并行流水线，适合做前端数据整形、多通道并行、实时压缩、打包与接口桥接。它的优势在于可重构、时延确定、并行度高，能在较低时钟频率下完成大量并行运算；代价是开发周期较长，配置存储器对单粒子翻转敏感，需要三模冗余或定期刷新。
ASIC 是为特定算法定制的专用集成电路，在功耗、面积、速度上通常最优，适合大批量、算法固定的压缩核或变换核。但流片成本高、迭代周期长，一旦算法升级就难以修改，因此多用于算法已经稳定、产量较大的型号。
DSP 擅长乘加密集、控制流复杂的信号处理，如滤波、变换、量化与部分编码算法。它的编程模型比 FPGA 友好，但并行度受指令流限制，功耗与实时性介于通用处理器与 FPGA 之间。
二、辐射环境与可靠性约束
星上电子设备面对三类主要辐射效应：总剂量效应（TID）会随任务寿命累积，导致器件阈值漂移、漏电增大甚至失效，通常用 krad(Si) 衡量，低轨长寿命任务可能要求 30～100 krad(Si) 以上；单粒子效应（SEE）中的单粒子翻转（SEU）会改变存储单元或配置位，单粒子锁定（SEL）则可能引发大电流甚至烧毁；位移损伤则影响光电器件与探测器。
应对手段要落到具体机制上。对 SRAM 型 FPGA，配置存储器是 SEU 敏感区，常用三模冗余（TMR）加固关键寄存器、对配置区定期回读刷新，并配合看门狗与部分动态重构；对存储器，采用 EDAC 纠检错编码，如 SECDED 可纠正 1 位、检测 2 位错误；对 ASIC，可在标准单元库层面选用抗辐射工艺库并加保护环。可靠性设计还要考虑降额使用、热设计余量与故障模式分析，避免单点失效。
三、实时性要求与量化判断
实时性约束通常由载荷帧周期与下行码速率共同决定。设某多光谱载荷每帧 2048×2048 像素、每像素 12 bit、帧周期 0.5 s，则原始数据率约为 2048×2048×12/0.5 ≈ 100.7 Mbit/s。若压缩比目标为 4:1，则压缩后约 25.2 Mbit/s，处理链路必须在 0.5 s 内完成一帧的变换、量化与熵编码，且不能因缓存溢出丢帧。
工程上常用“处理时延 + 缓存深度”来判断是否满足实时性：若单帧处理时延为 0.35 s，则剩余 0.15 s 作为调度与传输余量；若时延接近或超过帧周期，就需要提高并行度、降低算法复杂度或增加片内缓存。对 FPGA 流水线，还要关注时钟频率、资源占用与布线时延；对 DSP，则要关注指令周期与访存带宽。
四、功耗、体积与重量的协同约束
星上功耗预算往往以瓦级甚至毫瓦级计算。FPGA 的动态功耗与时钟频率、翻转率、资源占用近似成正比，因此常通过降频、门控时钟、分时复用降低功耗；ASIC 在同等算力下功耗通常最低，但前期投入大；DSP 与 OBC 的功耗相对可控，但算力有限。体积与重量约束则影响板卡层数、器件封装与散热路径，通常采用传导散热、金属基板与紧凑布局。
实际选型时，可先按任务数据率与压缩比估算所需算力，再对照平台能力与约束逐项筛选。例如高数据率、算法可重构的场景优先 FPGA；算法稳定、批量大的场景可考虑 ASIC；中低数据率、算法迭代频繁的场景可用 DSP 或 OBC 配合 FPGA 前端。最终方案往往是“FPGA 前端 + DSP/ASIC 压缩核 + OBC 管理”的异构组合，以在功耗、实时性与可靠性之间取得平衡。
五、面向工程落地的检查要点
- 明确载荷原始数据率、帧周期与压缩比目标，换算成压缩后码速率与单帧处理时限。
- 确认平台是否满足 TID 与 SEU 指标，关键寄存器与配置区是否有 TMR、刷新或 EDAC 保护。
- 核对功耗预算与散热路径，评估峰值功耗是否触发限流或热失效。
- 验证最坏情况下的单帧处理时延与缓存深度，确保不丢帧、时延确定。
- 评估算法升级需求：若算法可能迭代，优先保留 FPGA 可重构或 DSP 可编程能力。
星上处理系统的设计，本质上是在“算力—功耗—体积—可靠性—实时性”之间做多目标权衡。理解各平台的定位与约束的作用点，才能在具体型号中选出可落地、可验证、可长期稳定运行的处理架构。