4. 实时仿真机硬件选型
飞控HIL实时仿真环境的性能上限，往往在硬件选型阶段就已经被决定。软件再优化，也无法弥补处理器算力不足、I/O刷新率过低或总线带宽不够带来的时序偏差。本节围绕实时处理器、FPGA、模拟/数字I/O、总线板卡和反射内存五类关键硬件，讲清楚每类硬件的核心指标含义，以及如何根据飞控模型的规模、闭环步长和接口需求做匹配选型。
一、实时处理器：决定闭环步长的第一约束
实时处理器是仿真机的主控单元，负责运行飞控模型、气动模型、传感器模型和执行机构模型。选型时最关键的指标不是主频，而是确定性——即每次闭环计算能否在固定时间内完成，抖动是否可控。
核心指标包括：
- 实时内核与抖动：主流方案基于RTOS（如VxWorks、RT-Linux、QNX）或实时扩展。典型指标是任务周期抖动，优秀系统可控制在周期时间的1%以内。例如1ms闭环周期，抖动应小于10μs。
- CPU主频与核心数：主频决定单步计算能力，核心数决定模型并行拆分能力。飞控模型通常包含多个子系统，可按气动、传感器、作动器分配到不同核心。
- 缓存与内存带宽：大型气动模型查表频繁，L2/L3缓存容量和内存带宽直接影响计算时间。
- 定时器分辨率：硬件定时器分辨率应至少比闭环周期小两个数量级。1ms周期建议使用1μs或更高分辨率的定时器。
选型匹配方法：先估算模型单步计算量。假设飞控模型包含200个状态变量、50个查表模块，单步浮点运算约50万次。若处理器浮点性能为5 GFLOPS，理论单步耗时约0.1ms，考虑RTOS开销和缓存未命中，实际约0.3ms，则1ms闭环周期可行，0.5ms周期则偏紧。建议保留至少50%的算力余量。
二、FPGA：高速I/O与协议处理的专用引擎
FPGA在HIL系统中承担两类任务：一是高速数字I/O和PWM信号的精确采集与生成；二是复杂总线协议的硬件实现，如ARINC 429、CAN FD、1553B等。FPGA的优势在于并行处理和纳秒级时序控制。
关键指标解读：
- 逻辑单元数量：决定可实现的逻辑规模。简单PWM采集约需数千LE，复杂总线协议可能需数万LE。
- 时钟频率：FPGA内部时钟通常100～500MHz，用于过采样和协议状态机。
- I/O引脚数与电平标准：需匹配飞控接口电平，如3.3V LVTTL、LVDS、RS-422等。
- DSP Slice数量：若需在FPGA内做滤波或坐标变换，DSP资源决定并行计算能力。
选型时，先统计需要FPGA处理的高速信号路数和协议类型。例如，某飞控HIL需要采集12路PWM输入、生成8路PWM输出、实现2路CAN FD和1路ARINC 429，建议选择中等规模FPGA（如Xilinx Artix-7或同级），逻辑单元约50K～100K，DSP Slice不少于100个。
三、模拟/数字I/O：精度、速率与通道匹配
模拟I/O负责传感器信号仿真和执行机构指令采集，数字I/O负责离散量、开关量和状态信号。选型核心是精度、刷新率和通道数三者的平衡。
| 指标 | 典型要求 | 说明 |
|---|---|---|
| ADC/DAC分辨率 | 16位 | 飞控传感器仿真常用16位，高精度场合可选18位或24位 |
| 采样率 | ≥10倍信号带宽 | 若信号带宽1kHz，采样率应≥10kHz |
| 通道数 | 按接口清单统计 | 建议预留20%余量 |
| 电压范围 | ±10V、0～5V、4～20mA | 需与飞控接口匹配，可配置量程 |
| 隔离电压 | ≥500V | 保护仿真机和飞控设备 |
匹配方法：列出飞控所有模拟输入输出信号，标注信号类型、量程、带宽和精度要求。例如，某飞控有8路±10V模拟输入、4路0～5V模拟输出、16路离散量输入、8路离散量输出。选择16位、100kS/s、16通道模拟板卡两块，数字板卡一块32通道即可满足，并留有余量。
四、总线板卡：协议兼容性与带宽评估
飞控系统常用总线包括CAN、ARINC 429、1553B、RS-422/485和以太网。总线板卡选型需关注协议兼容性、通道数、波特率和消息调度能力。
- CAN/CAN FD：关注通道数、波特率（经典CAN最高1Mbps，CAN FD数据段可达5Mbps以上）和报文过滤能力。
- ARINC 429：关注收发通道数、速率（低速12.5kbps、高速100kbps）和标签过滤。
- 1553B：关注BC/RT/BM模式支持、消息调度和错误注入能力。
- 以太网：关注带宽（100M/1000M）、是否支持TSN或实时协议。
选型时，统计飞控总线接口清单，确认协议类型、通道数和速率。例如，飞控有2路CAN、1路ARINC 429、1路1553B，则选择对应协议的多功能板卡，优先选择同一厂商产品以减少驱动兼容问题。
五、反射内存：多节点确定性数据共享
当HIL系统由多台仿真机组成（如飞控仿真机、视景仿真机、载荷仿真机）时，反射内存卡用于实现节点间的高速、确定性数据共享。其核心指标是传输延迟和带宽。
典型反射内存卡延迟约数百纳秒，带宽可达每秒数百兆字节。选型时关注：
- 网络拓扑：环形或星形，节点数支持能力。
- 内存容量：决定共享数据区大小，通常128MB～1GB。
- 兼容性：需与仿真机总线（PCIe、CPCI、VPX）匹配。
匹配方法：若系统有3个仿真节点，每周期需交换约1MB数据，闭环周期1ms，则反射内存带宽需求约1GB/s。选择带宽2GB/s以上的反射内存卡即可满足，并保留余量。
六、选型匹配的实操方法
将上述五类硬件放在一起选型时，建议按以下顺序推进：
- 明确闭环步长和模型规模：这是所有硬件选型的起点。步长1ms和0.1ms对处理器、I/O和总线的要求差异巨大。
- 统计接口清单：列出飞控所有模拟、数字、总线接口，标注信号类型、量程、带宽和协议。
- 计算资源需求：估算处理器算力、FPGA逻辑资源、I/O通道数、总线带宽和反射内存带宽。
- 选择板卡形态：根据仿真机机箱类型（PXIe、CPCI、VPX或工控机）选择对应形态的板卡。
- 验证兼容性：确认板卡驱动支持所选RTOS，确认反射内存卡与仿真机总线匹配。
- 预留余量：处理器算力、I/O通道数、总线带宽均建议预留20%～50%余量，以应对模型扩展和接口增加。
硬件选型不是一次性工作，而是随着模型细化不断迭代的过程。建议在项目初期先搭建最小可行系统，用实际模型跑通闭环，再根据实测的CPU占用率、I/O刷新率和总线负载数据，逐步调整和扩展硬件配置。这样既能控制成本，又能确保最终系统满足飞控HIL仿真的实时性和确定性要求。