3. 数字控制核心原理

数字电源与模拟电源最根本的分野,在于控制器不再连续地“看着”被控量,而是以固定节拍对电压、电流采样,再在离散时刻计算并更新占空比。理解这条链路,需要依次弄清四件事:采样会不会丢信息、离散序列如何用Z变换描述、被控对象在离散域长什么样、以及数字PID与模拟PID到底差在哪里。

一、采样定理:先确定“看得见”的边界

采样定理(奈奎斯特–香农定理)指出:若信号最高频率为 fmax,采样频率 fs 必须大于 2fmax,才能由采样序列无失真地重建原信号。工程上不会贴着 2 倍设计,因为开关电源的采样点还受开关噪声、PWM 更新时刻和 ADC 转换时间约束。常见做法是让采样频率等于开关频率(每周期采一次),或取开关频率的整数倍(如 2 倍、4 倍),使采样与 PWM 载波同步,避开开关沿附近的振铃区。

这里有一个容易被忽略的陷阱:采样频率不足时,高于 fs/2 的噪声不会消失,而是被“折叠”到低频,混入控制带宽内,形成虚假的低频波动。例如开关频率 200 kHz、采样频率 200 kHz,则奈奎斯特频率为 100 kHz,开关纹波中 150 kHz 的分量会折叠到 50 kHz,若电压环带宽接近该频段,就会误判为真实扰动。因此采样时刻通常安排在开关管关断后的稳定窗口,并配合 RC 或运放抗混叠滤波。

二、Z变换与离散域传递函数

连续系统用拉普拉斯变换 s 描述,离散系统则用Z变换,令 z = esT,T 为采样周期。Z变换把差分方程变成 z 的有理函数,使“当前输出 = 过去输出与输入的加权和”这类递推关系可以用代数方式分析。离散域传递函数一般写作:

        b0 + b1·z⁻¹ + b2·z⁻² + …
G(z) = ─────────────────────────────
        1 + a1·z⁻¹ + a2·z⁻² + …

其中 z-1 表示一个采样周期的延迟。稳定性判据也随之改变:连续域看极点是否在左半平面,离散域看极点是否落在单位圆内。极点越靠近原点,响应越快但越易受量化影响;极点靠近单位圆,则阻尼弱、易振荡。设计时通常把闭环极点配置在单位圆内半径 0.3~0.8 的区域,兼顾速度与鲁棒性。

三、零阶保持器:数字到模拟的“台阶”

数字控制器算出的是离散的占空比序列,而功率级实际接收的是连续保持的电压或占空比。零阶保持器(ZOH)在每个采样周期内把数值保持恒定,形成阶梯波形。它的传递函数为:

            1 − e^(−sT)
G_ZOH(s) = ─────────────
                 s

ZOH 会引入约 T/2 的等效延迟,并在频域产生 sinc 衰减。这意味着采样周期越大,相位滞后越明显,控制带宽就越难做高。因此在数字电源中,提高采样率不仅是为了抗混叠,也是为了压缩 ZOH 带来的相位损失。若把被控对象 Gp(s) 与 ZOH 串联后再离散化,就得到用于数字控制器设计的离散模型 Gp(z)。

数字控制采样—计算—更新链路与离散化关系 功率级对象 Gₚ(s) 连续域 采样器 f_s ≥ 2·f_max 数字控制器 C(z) 差分方程 零阶保持器 ZOH 延迟 T/2 PWM 反馈采样(与 PWM 同步,避开开关沿) 离散化关系 连续域: Gₚ(s) · G_ZOH(s) = (1 − e^(−sT))/s · Gₚ(s) 离散域: Gₚ(z) = Z{ G_ZOH(s) · Gₚ(s) } 稳定性: 闭环极点全部位于 z 平面单位圆内

四、数字PID与模拟PID的差异

模拟PID由运放和RC网络实现,输出连续变化,比例、积分、微分同时作用。数字PID则按采样节拍计算,常见位置式形式为:

u[k] = Kp·e[k] + Ki·T·Σ e[i] + (Kd/T)·(e[k] − e[k−1])

差异集中在四点。第一,积分项由连续积分变为累加,累加器会饱和,必须加抗积分饱和(clamp 或反算)。第二,微分项由连续微分变为差分,对噪声极其敏感,实际多用不完全微分或对误差做低通后再差分。第三,数字PID存在一个采样周期的计算延迟,加上ZOH的 T/2,总延迟约 1.5T,直接压缩相位裕度。第四,参数 Kp、Ki、Kd 与模拟PID的物理量纲不同,Ki 含 T、Kd 含 1/T,改变采样率必须重新整定。

整定顺序建议:先只加 Kp 观察阶跃响应上升时间与超调,再加入 Ki 消除静差,最后谨慎加入 Kd 抑制超调;每次改动后都要检查采样序列是否出现相邻两点大幅跳变,那通常是噪声被微分放大的信号。

五、一个可复现的示例

设开关频率与采样频率均为 200 kHz,T = 5 μs,目标电压环带宽 20 kHz。先按 fs ≥ 2fmax 检查,20 kHz 远低于 100 kHz 奈奎斯特频率,满足。再估算 ZOH 相位滞后:在 20 kHz 处,T/2 对应约 18° 相位损失,加上计算延迟约 18°,合计约 36°。若原模拟设计相位裕度为 55°,数字化后约剩 19°,偏紧,应把带宽降到 12~15 kHz,或把采样率提高到 400 kHz 以减半延迟。

接着把功率级小信号模型与 ZOH 一起离散化,得到 Gp(z),再用零极点配置或直接数字设计法求 C(z)。实现时把 C(z) 展开成差分方程,在中断中按 u[k] = b0e[k] + b1e[k−1] − a1u[k−1] 计算,注意用定点或单精度浮点评估量化误差。验证时给 5% 负载阶跃,观察恢复时间、超调和是否出现极限环;若稳态存在小幅等幅振荡,多半是量化或采样同步问题,而不是增益不够。

不要把“采样频率越高越好”当作无条件结论。采样率提高会缩短中断可用时间、增加CPU负载,也可能把开关噪声更多地带入控制环。合理做法是让采样与PWM同步、在稳定窗口采样,并根据带宽需求选择 1~4 倍开关频率的采样率。

把这条链路串起来看:采样定理决定信息边界,Z变换提供离散域分析工具,ZOH 揭示数字实现的固有延迟,数字PID则是在这些约束下对模拟PID的工程化重构。四者共同决定了数字电源控制器的带宽上限与稳定性边界。