2. 并网同步的物理与标准基础
PCS 要并网，本质上不是“把开关合上”这么简单，而是要让变流器输出的三相电压在幅值、频率、相位三个维度上，与电网侧电压在合闸瞬间足够接近。理解这一点，需要先回到电网电压本身的物理特性，再看标准对同步提出了哪些硬性要求，最后落到 PCS 自身的同步性能指标上。
一、电网电压的频率与相位不是理想常量
理想情况下，电网电压可写成 u(t)=Umsin(2πft+φ)。但在真实电网中，Um、f、φ 都在缓慢或快速变化。频率方面，我国额定频率为 50 Hz，正常运行时通常允许在 49.8～50.2 Hz 之间波动；在故障或大功率缺额时，频率可能短时偏离到 49.5 Hz 甚至更低。相位方面，电网各节点之间存在功角差，负荷突变、线路投切、发电机脱网都会引起相位跳变。幅值方面，短路故障会导致电压跌落，无功过剩会导致电压抬升。
对 PCS 而言，最危险的不是稳态偏差，而是相位突变。假设并网点电压相位在 10 ms 内跳变 30°，如果 PCS 仍按旧相位输出，合闸瞬间两侧电压差可达额定峰值的 50% 以上，直接产生巨大冲击电流。因此，锁相环（PLL）必须能快速跟踪相位，同时又要抑制电网谐波和不对称带来的虚假相位抖动，这是一对矛盾。
二、并网同步的核心要求
并网同步通常要同时满足四个条件：幅值接近、频率接近、相位一致、相序正确。工程上常用的合闸判据是：电压幅值差不超过额定值的 5%～10%，频率差不超过 0.1～0.5 Hz，相位差不超过 5°～10°。这些数值不是随意定的，而是由合闸冲击电流允许值反推出来的。以相位差为例，若两侧电压幅值相同、相位差为 Δθ，则合闸瞬间电压差为 2U sin(Δθ/2)，Δθ=10° 时约为 0.174U，对应冲击电流约为稳态电流的 17%，多数 PCS 的 IGBT 和滤波电感可以承受。
相序错误则完全不同。如果 PCS 输出相序与电网相反，相当于两套三相系统反向叠加，会形成短路回路，必须通过硬件相序检测和软件初始化逻辑双重保证。
三、标准中的同步相关条款
IEEE 1547 和 GB/T 19964 是并网同步最常被引用的两份标准。IEEE 1547-2018 对分布式电源并网提出了电压、频率、相位同步的具体要求，其中明确：并网前电压幅值差应在额定值的 ±10% 以内，相位差应在 ±10° 以内，频率差应在 ±0.1 Hz 以内；同时要求并网后具备电压/频率穿越能力，在规定的电压-时间、频率-时间曲线内不脱网。GB/T 19964《光伏发电站接入电力系统技术规定》则结合我国电网实际，对有功变化率、无功调节、低电压穿越等提出了更细化的指标，其中同步相关部分强调并网点电压在 0.2～1.1 倍额定范围内时，PCS 应能按指定曲线运行，频率在 48～50.5 Hz 范围内时应具备连续运行能力。
两份标准的差异在于：IEEE 1547 更偏向通用分布式电源，GB/T 19964 更针对光伏电站和大型 PCS，后者对低电压穿越期间的相位跟踪精度要求更严。实际工程中，PCS 的同步逻辑通常同时参考两者，取更严格者作为设计输入。
四、PCS 并网同步性能指标
标准给出的是“底线”，PCS 设计时还要看自身的同步性能指标。最关键的三个指标是：相位跟踪误差、频率跟踪范围和同步时间。
相位跟踪误差指 PLL 输出相位与电网实际相位之间的稳态偏差，通常要求小于 1°～2°。这个误差主要来自 PLL 环路带宽与电网谐波的折中：带宽高，跟踪快，但对谐波敏感；带宽低，抗谐波好，但相位滞后大。工程上常用 20～50 Hz 的环路带宽，配合二阶广义积分器（SOGI）或滑动平均滤波来抑制低次谐波。
频率跟踪范围指 PLL 能正常锁定的电网频率区间。对于 50 Hz 系统，通常要求至少覆盖 45～55 Hz，以应对孤岛或弱电网场景。超出范围后，PLL 可能失锁，此时 PCS 应主动脱网或切换到离网模式。
同步时间指从 PCS 启动到满足合闸判据所需的时间。这个指标直接影响并网速度。以典型 500 kW PCS 为例，若 PLL 带宽为 30 Hz、初始相位差为 180°，相位误差按指数衰减，时间常数约为 1/(2π×30)≈5.3 ms，理论上 5 个时间常数后误差降到 1° 以内，约 27 ms。但实际还要加上电压幅值调节和频率调节的时间，总同步时间通常在 100～300 ms 量级。
需要强调的是，同步不是“合闸前一次性完成”的动作。并网后，PCS 仍需持续跟踪电网相位，因为电网频率和相位一直在变。并网运行时的相位跟踪精度直接影响有功、无功的解耦控制效果。如果相位跟踪出现偏差，有功指令和无功指令会耦合，导致功率输出偏离设定值。因此，PLL 的稳态性能和动态性能，是贯穿 PCS 并网全过程的底层能力。
| 指标 | 典型要求 | 影响因素 | 观察方法 |
|---|---|---|---|
| 相位跟踪误差 | < 1°~2° | PLL 带宽、谐波、不对称 | 过零点时间差 |
| 频率跟踪范围 | 45~55 Hz | PLL 捕获带、VCO 范围 | 扫频测试 |
| 同步时间 | 100~300 ms | 初始相位差、环路带宽 | 启动到合闸计时 |
| 合闸相位差 | < 5°~10° | 判据阈值、执行延迟 | 合闸瞬间录波 |
总结来看，并网同步的物理基础是电网电压的幅值、频率、相位都在动态变化；标准基础是 IEEE 1547 和 GB/T 19964 给出的合闸判据与运行边界；PCS 自身的同步性能则体现在相位跟踪误差、频率范围和同步时间上。三者共同决定了 PCS 能否安全、快速、稳定地并入电网。