2、传输线理论基础：传输线模型、特性阻抗、反射与匹配、时域反射计(TDR)原理

各位好，欢迎来到第二章。

这一章，咱们聊聊传输线。说白了，它就是一根线。但就是这根线，在高速信号面前，变得不再简单。我刚开始做DDR仿真那会儿，总觉得走线就是连通就行，结果第一次调板子就被反射搞得焦头烂额。从那以后，我算是彻底明白了——不懂传输线，就别碰高速设计。

2.1 传输线模型：从集总到分布

低频电路里，我们习惯把导线当成理想连接。信号波长远远大于走线长度时，这么做没问题。但DDR3/DDR4的信号，上升沿已经快到皮秒级了。这时候，走线长度哪怕只有几厘米，也跟信号波长可比拟。

这时候，就得用分布参数模型了。

传输线的等效电路，其实很简单。就是无数个微小的 R、L、G、C 单元串联起来。每个小段都包含：

• R：导体串联电阻（趋肤效应会随频率变化）
• L：回路自感
• G：介质漏电导（损耗角正切决定）
• C：导体间电容

嗯，这里要注意。这些参数都是单位长度的值。我们通常用 RLCG 模型来描述。我个人习惯在仿真前，先用场求解器提取一段走线的 RLCG，再手动算一下特性阻抗，心里有个底。

2.2 特性阻抗：传输线的“身份证”

特性阻抗 Z₀，是传输线最重要的参数。它不是什么电阻，而是行波电压与电流的比值。对于无损传输线，公式很简单：

Z₀ = √(L/C)

有损耗时，公式会复杂一些：

Z₀ = √((R + jωL) / (G + jωC))

但在高频下，ωL 远大于 R，ωC 远大于 G，所以近似回到 √(L/C)。

DDR 信号常用的特性阻抗是 40Ω 或 50Ω（单端），差分对则是 80Ω 或 100Ω。为什么是这些值？

我做过一个实验：把走线阻抗从 50Ω 改到 30Ω，结果功耗上去了，但信号质量反而变差。阻抗太低，驱动器的电流需求太大；阻抗太高，又容易受串扰影响。50Ω 是个折中，兼顾了功耗、信号完整性和制造工艺。

阻抗类型	典型值	应用场景
单端特性阻抗	40Ω / 50Ω	DDR 数据线、地址线
差分特性阻抗	80Ω / 100Ω	DDR 差分时钟、差分数据线
共模阻抗	25Ω / 30Ω	共模滤波、EMI 控制

2.3 反射与匹配：信号完整性的核心

反射是怎么来的？

信号在传输线上跑，遇到阻抗不连续的地方，一部分能量会反弹回来。反弹的比例，由反射系数 Γ 决定：

Γ = (Z_load - Z₀) / (Z_load + Z₀)

如果负载阻抗 Z_load 等于 Z₀，Γ = 0，没有反射。如果 Z_load 是开路（无穷大），Γ = 1，信号全反射。如果短路（0Ω），Γ = -1，信号反相反射。

反射会造成什么后果？

• 过冲/下冲：信号幅度超过或低于目标电平，可能损坏接收器。
• 振铃：反射来回震荡，信号迟迟稳定不下来。
• 台阶：反射波叠加到原信号上，形成阶梯状波形。

我曾经调试一块 DDR3 板子，发现数据眼图总是闭合的。用示波器一看，波形上有个明显的台阶。查了半天，发现是走线经过一个过孔，阻抗突变到了 70Ω。加了个匹配电阻，问题就解决了。

匹配的方法，主要有三种：

1. 源端串联匹配：在驱动端串一个电阻，使源端阻抗等于 Z₀。优点是功耗低，适合点对点。
2. 末端并联匹配：在接收端并联电阻到地或电源。适合多点负载，但直流功耗大。
3. AC 匹配：并联电阻串联电容，只匹配交流信号，不消耗直流。

2.4 时域反射计(TDR)原理：用反射看阻抗

TDR 是什么？

简单说，就是往传输线里发射一个快速上升沿（通常是几十皮秒），然后观察反射回来的波形。通过反射波的时间、幅度和极性，就能反推出传输线上各点的阻抗。

TDR 的基本原理，就是反射系数公式的逆用：

Z_load = Z₀ × (1 + Γ) / (1 - Γ)

TDR 能告诉我们什么？

• 阻抗连续性：走线有没有突变？过孔、连接器、焊盘处阻抗是否匹配？
• 故障定位：开路、短路发生在多远的位置？
• 走线长度：通过反射时间差，计算物理长度。

我习惯在仿真前，先用 TDR 扫一遍关键走线。尤其是 DDR 的时钟线和数据线，任何阻抗不连续都会影响时序裕量。

下面这张图，展示了 TDR 测量阻抗的基本流程：

TDR 的测量结果，通常以阻抗-时间（或距离）曲线呈现。横轴是时间，对应走线上的位置；纵轴是阻抗。理想情况下，曲线是一条平坦的直线。实际中，你会看到各种凸起、凹陷、台阶——每一个都对应一个阻抗不连续点。