2. 传输线理论：传输线模型、特性阻抗、传播延迟、回波损耗与插入损耗
传输线理论，说白了就是高速信号的“交通规则”。
我刚开始做PCB设计时，总觉得低频电路那套走线思路够用了。直到有一次，一块DDR3板子在仿真时眼图完全闭合，我才意识到——信号在走线上不是瞬间到达的，它是以电磁波的形式在传播。不理解传输线，高速设计就是盲人摸象。
2.1 传输线模型：从集总到分布
什么时候走线不再是“一根导线”？
判断标准很简单：当走线长度超过信号上升沿有效长度的1/6时，就必须用传输线模型来分析。
举个例子。一个1ns上升沿的信号，在FR4板材上传播速度大约6in/ns。有效长度就是6英寸。1/6就是1英寸。也就是说，只要走线超过1英寸，就不能再用集总参数模型了。
传输线的分布参数模型，用四个基本量来描述：
| 参数 | 符号 | 单位 | 物理含义 |
|---|---|---|---|
| 单位长度电阻 | R | Ω/m | 导体的欧姆损耗 |
| 单位长度电导 | G | S/m | 介质的漏电损耗 |
| 单位长度电感 | L | H/m | 回路的总电感 |
| 单位长度电容 | C | F/m | 导体间的电容 |
这四者构成了传输线的RLCG模型。我习惯在仿真前先提取这几个参数，它们决定了后面所有特性的基础。
核心判断准则：
走线长度 > 上升沿有效长度 / 6 → 必须使用传输线模型
走线长度 < 上升沿有效长度 / 6 → 可用集总参数模型
2.2 特性阻抗：传输线的“身份证”
特性阻抗Z₀，是传输线最重要的参数。它不随长度变化，只取决于线宽、介质厚度和介电常数。
公式很简单：
Z₀ = √(L / C)其中L和C是单位长度的电感和电容。
为什么说它重要？因为信号在传输过程中，每遇到阻抗不连续点，就会发生反射。反射会导致波形畸变、振铃、过冲——这些都是信号完整性的噩梦。
我遇到过最典型的案例：一块PCIe Gen3的板子，差分对阻抗设计目标是100Ω，实际加工出来只有85Ω。结果链路余量直接掉了3dB，眼图高度缩了30%。后来换了一家板厂，严格控制了介质厚度，问题才解决。
常见传输线结构的特性阻抗范围：
| 结构类型 | 典型Z₀范围 | 常见应用 |
|---|---|---|
| 微带线 | 50Ω ~ 75Ω | 单端信号、RF |
| 带状线 | 50Ω ~ 65Ω | 内层走线、高速总线 |
| 共面波导 | 50Ω ~ 100Ω | 毫米波、高频 |
| 差分对 | 85Ω ~ 100Ω | USB、PCIe、HDMI |
个人习惯：做层叠设计时，我会先用 Polar SI9000 或类似工具算一遍目标阻抗对应的线宽和间距。然后留出±10%的加工公差余量。别指望板厂能给你精确到小数点后一位。
2.3 传播延迟：信号不是瞬间到达的
传播延迟Tpd，就是信号从驱动端走到接收端需要的时间。
计算公式：
Tpd = √(εr) / c其中εr是介质的相对介电常数，c是光速（约3×10⁸ m/s）。
在FR4板材中，εr大约4.2~4.5。算下来，信号传播速度大约是光速的一半。具体到PCB上，大约是6in/ns。
这个参数在时序分析中至关重要。DDR3/DDR4的读写时序，要求数据信号和时钟信号的传播延迟差控制在几十皮秒以内。走线长度不匹配，时序就崩了。
我记得有一次调试DDR4的写操作，总是出现偶发错误。查了半天，发现一组DQ走线比DQS长了300mil。300mil对应大约50ps的延迟差，刚好踩在时序容限的边缘。等长调整后，问题消失。
避坑指南：我曾经以为等长就是物理长度相等。后来发现，不同层的走线，因为介质不同，传播速度也不同。内层带状线的传播速度比表层微带线慢。所以等长必须按电气长度算，不是物理长度。
2.4 回波损耗与插入损耗：信号完整性的“体检报告”
这两个参数是S参数的核心。S参数是描述高频网络行为的“黑盒子”模型。
- 回波损耗（Return Loss, S₁₁）：信号被反射回来的比例。值越负越好。
- 插入损耗（Insertion Loss, S₂₁）：信号从输入传到输出的衰减。值越接近0越好。
回波损耗和阻抗不连续直接相关。反射系数Γ和回波损耗的关系：
Γ = (Z_load - Z₀) / (Z_load + Z₀)
Return Loss (dB) = 20 * log₁₀(|Γ|)举个例子。如果负载阻抗是75Ω，传输线特性阻抗是50Ω：
Γ = (75 - 50) / (75 + 50) = 25 / 125 = 0.2
Return Loss = 20 * log₁₀(0.2) = -13.98 dB也就是说，大约14dB的信号被反射回来了。这在高速设计中是不可接受的。通常要求回波损耗低于-15dB甚至-20dB。
插入损耗则包含了导体损耗、介质损耗和辐射损耗三部分。频率越高，损耗越大。这也是为什么10Gbps以上的信号，走线长度必须严格控制。
| 参数 | 理想值 | 可接受值 | 差的值 |
|---|---|---|---|
| 回波损耗 (S₁₁) | < -25 dB | -15 ~ -25 dB | > -10 dB |
| 插入损耗 (S₂₁) | > -1 dB | -1 ~ -3 dB | < -5 dB |
实战经验：仿真时别只看S₂₁的绝对值。要看S₂₁的平坦度。如果某个频点突然凹陷，说明有谐振。谐振通常来自过孔stub、不连续的参考平面或者封装寄生参数。我遇到过一块25Gbps的背板，S₂₁在12GHz处掉了5dB，最后发现是过孔残桩太长。
2.5 传输线理论知识体系
下面这张图，把本章的核心知识点串起来了。
嗯，这张图把本章的四个核心模块串起来了。从传输线模型出发，到特性阻抗和传播延迟，最后用S参数做评估。每个模块之间都有逻辑关联，不是孤立的。
做高速设计，说白了就是在跟传输线打交道。你理解了传输线，就理解了信号完整性的底层逻辑。后面章节我们会深入仿真工具和实际案例，但基础打牢了，后面才走得稳。