4、共模抑制比（CMRR）深度解析：定义、影响因素、提高方法
各位同学，咱们今天来聊聊仪表放大器里最核心、也最让人头疼的一个指标——共模抑制比，也就是CMRR。
说实话，我做了十几年模拟IC设计，每次流片回来，第一个要测的参数就是CMRR。为什么？因为它直接决定了你的放大器在真实世界里能不能用。你想想看，传感器信号往往只有几毫伏，而共模干扰可能是几伏甚至几十伏。如果CMRR不够，信号早就被噪声淹没了。
4.1 什么是CMRR？——别被公式吓到
CMRR的全称是Common Mode Rejection Ratio，中文叫共模抑制比。它的定义很简单：差模增益与共模增益的比值。
用公式表达就是：
CMRR = |Adm / Acm|其中Adm是差模增益，Acm是共模增益。通常我们用dB来表示：
CMRR(dB) = 20 * log10(|Adm / Acm|)嗯，这里要注意一点：CMRR越大越好。理想情况下，我们希望Acm = 0，这样CMRR就是无穷大。但现实嘛……总会有各种非理想因素。
我个人的理解方式：CMRR就是放大器对共模信号的「免疫力」。免疫力越强，共模干扰对输出的影响就越小。说白了，就是放大器能不能「无视」两个输入端的共同变化。
4.2 影响CMRR的主要因素
我在项目中遇到过不少CMRR翻车的案例。总结下来，影响CMRR的因素主要有三个：电阻失配、运放有限增益、以及寄生参数。
4.2.1 电阻失配——最直接的杀手
对于经典的三个运放仪表放大器结构，CMRR很大程度上取决于电阻网络的匹配精度。
咱们来看一个典型的差分放大器：
Vout = (R2/R1) * (V+ - V-) （理想情况）但如果电阻有失配，情况就变了。假设R1和R2的比值不完全相等，共模信号就会泄漏到输出端。
我给大家一个经验公式：
CMRR ≈ (1 + Ad) / (4 * ΔR/R)其中ΔR/R是电阻的相对失配量。举个例子：
| 电阻失配 | 理论CMRR（Ad=100时） | 实际能达到的水平 |
|---|---|---|
| 0.1% | 88 dB | 80-85 dB |
| 0.01% | 108 dB | 95-100 dB |
| 0.001% | 128 dB | 110-115 dB |
我曾经踩过的坑：有一款产品要求CMRR达到100dB以上，我用了0.1%精度的电阻，结果实测只有82dB。后来发现，除了电阻本身的精度，PCB布局引入的寄生电阻也贡献了约0.05%的失配。从那以后，我设计时都会把PCB走线电阻算进去。
4.2.2 运放有限增益——隐藏的陷阱
很多人以为只要电阻匹配好了，CMRR就万事大吉。其实不然。运放本身的有限增益和有限共模抑制比也会拖后腿。
对于三运放仪表放大器，第一级（输入级）的CMRR主要由运放本身的CMRR决定：
CMRR_total ≈ CMRR_opamp + 20*log10(1 + 2*Rf/Rg)看到了吗？第一级的增益可以「放大」运放的CMRR。所以，提高第一级增益是提升整体CMRR的有效手段。
但这里有个矛盾：增益太高，输入共模范围会受限。我一般会在第一级设10-100倍的增益，具体看应用场景。
4.2.3 寄生参数——高频下的噩梦
到了高频段，事情就更复杂了。PCB的寄生电容、运放的输入电容、甚至电阻的寄生电感都会导致CMRR恶化。
我记得有一次做ECG（心电图）放大器，低频CMRR能做到110dB，但到了50Hz工频干扰附近，CMRR直接掉到了70dB。查了半天，发现是输入走线之间的寄生电容不匹配造成的。
4.3 提高CMRR的方法——实战经验
好了，理论说完了，咱们来点干货。怎么把CMRR做上去？
4.3.1 电阻匹配——从源头抓起
- 使用集成电阻网络：比分立电阻匹配好得多。我习惯用排阻或者薄膜电阻网络，匹配精度可以做到0.01%甚至更高。
- 版图布局要对称：电阻的摆放方向、走线长度、温度梯度都要考虑。我曾经见过一个设计，两个电阻一个靠近散热器，一个远离，结果温度差导致CMRR漂了5dB。
- 激光修调：如果对精度要求极高（比如医疗设备），可以考虑激光修调电阻。当然，成本会高一些。
4.3.2 运放选型——别省钱
选运放时，我一般会看三个参数：
- 运放本身的CMRR：至少要比目标系统CMRR高20dB。比如你要100dB，运放本身最好有120dB以上。
- 输入偏置电流：偏置电流不匹配也会引入共模误差。CMOS运放通常比双极型的好。
- 带宽：高频CMRR取决于运放的带宽。我一般选增益带宽积比信号频率高10倍以上的运放。
我的选型习惯：对于精密测量，我常用ADA4528（CMRR 140dB）或者OPA2188（CMRR 130dB）。虽然贵了点，但省心。
4.3.3 电路结构优化——巧用技巧
除了选好器件，电路结构上也有一些技巧：
- 增加第一级增益：前面说了，第一级增益可以「放大」运放的CMRR。我一般设50-200倍。
- 使用屏蔽驱动（Guard Drive）：对于长距离传输，可以用屏蔽层驱动共模电压，减少共模泄漏。
- 加共模滤波器：在输入端加共模扼流圈，可以有效抑制高频共模干扰。我常用的频率是10kHz-1MHz。
4.3.4 测试与调试——别忽略这一步
设计做完了，测试也很关键。我测试CMRR的方法是这样的：
1. 将两个输入端短接
2. 施加一个共模电压（比如1Vpp的正弦波）
3. 测量输出端的信号
4. CMRR = 20*log10(Ad * Vin_cm / Vout)注意：测试频率要覆盖你的工作频段。我一般会测DC到100kHz，看看有没有谐振点。
避坑指南：我曾经测试时用了长导线，结果测出来的CMRR比实际低了20dB。后来发现是导线引入的共模电流导致的。正确的做法是用双绞线或者同轴电缆，并且两端都要接地。
4.4 总结一下
CMRR这个东西，说难也难，说简单也简单。核心就三点：
- 电阻匹配要到位——这是基础
- 运放选型要合适——别省那几块钱
- 布局布线要讲究——高频下尤其重要
最后送大家一句话：CMRR不是测出来的，是设计出来的。前期多花点心思，后期就能少流几次片。嗯，这话是我用几次流片失败换来的教训，希望对你们有帮助。
想要更多资料，联系可可