4、三运放架构深度解析：第二级：差分转单端级（A3）的工作原理与减法器拓扑
好，我们接着往下聊。上一节我们把第一级差分放大器的细节扒了个底朝天，这一节轮到第二级了——也就是那个把差分信号转成单端信号的A3运放。
说实话，很多教科书把这一级讲得太简单了。好像就是个减法器嘛，有什么好说的？但我在项目中吃过它的亏，所以今天咱们好好聊聊。
4.1 减法器拓扑：核心就是做减法
先看最基本的拓扑结构。A3这一级，本质上就是一个差分转单端的减法器。它的输入来自第一级的两个输出——Vout1+ 和 Vout1-。
它的任务很明确：
- 把Vout1+ 和 Vout1- 的差值提取出来
- 把共模分量干掉
- 输出一个对地的单端信号
说白了，就是做减法：Vout = Vout1+ - Vout1-。但实际电路里，我们用的是电阻网络来实现这个减法。
关键公式：
当R1 = R2 = R3 = R4 时，输出为：
Vout = Vout1+ - Vout1-这就是最理想的减法器情况。
4.2 电阻匹配：精度从这儿开始
嗯，这里要注意。理想情况是电阻全相等，但现实世界哪有那么完美？
我做过一个项目，要求共模抑制比做到100dB以上。第一级用了很好的运放，layout也精心做了匹配。结果一测试，CMRR只有85dB。查了半天，问题就出在A3的四个电阻上。
为什么会这样？因为减法器的共模抑制能力，直接取决于电阻的匹配精度。
咱们来看一下实际公式：
Vout = (R4/(R3+R4)) * (1 + R2/R1) * Vout1+ - (R2/R1) * Vout1-当电阻不完全匹配时，这个公式就不等于简单的减法了。共模信号会泄漏到输出端。
避坑指南：
我曾经因为用了1%精度的电阻，导致整个仪表放大器的CMRR从设计值的120dB掉到了80dB。后来全部换成0.01%的精密电阻，问题才解决。
记住：电阻匹配精度每提高一个数量级，CMRR大约能提升20dB。
4.3 电阻取值：不是随便选的
你想想看，电阻值选多大合适？
有些人觉得，反正公式里电阻值会约掉，选啥都行。大错特错！
电阻取值要考虑三个因素：
- 噪声：电阻越大，热噪声越大。每1kΩ电阻在室温下会产生约4nV/√Hz的噪声。
- 功耗：电阻太小，流过电阻的电流太大，功耗上去了。
- 运放驱动能力：电阻太小，运放输出级可能带不动。
我个人习惯，在低噪声应用中选10kΩ左右。既不会产生太大噪声，也不会让运放太吃力。
小技巧：
如果你需要极低噪声，可以把四个电阻都选成1kΩ。但要注意，前一级运放的输出阻抗必须远小于1kΩ，否则会引入额外的误差。
4.4 共模电压范围：别被坑了
这一级还有个容易被忽略的问题——输入共模电压范围。
A3运放的输入，是Vout1+ 和 Vout1-。这两个电压可不是小信号。第一级放大后的信号，可能已经摆到了接近电源轨的位置。
举个例子：
- 电源电压：±5V
- 第一级增益：100
- 输入差分信号：20mV
- 那么Vout1+ 和 Vout1- 的差值就是2V
如果输入共模电压是2.5V，那Vout1+ 可能到了3.5V，Vout1- 到了1.5V。A3运放的输入共模范围必须能覆盖这个范围。
我记得有一次，选了个输入共模范围只有±3V的运放，结果信号一大就饱和了。后来换成了轨到轨输入的运放，问题才解决。
4.5 实际设计中的几个要点
总结一下，设计A3这一级时，我建议你重点关注：
| 设计要点 | 我的建议 | 原因 |
|---|---|---|
| 电阻匹配 | 用0.01%精度，或集成电阻网络 | 保证CMRR |
| 电阻取值 | 10kΩ左右 | 平衡噪声和功耗 |
| 运放选型 | 轨到轨输入，低失调 | 适应大信号摆幅 |
| 布局布线 | 电阻对称放置，走线等长 | 减少寄生效应 |
好了，这一级的内容就这些。下一节我们聊聊整个三运放架构的噪声分析——那可是个有意思的话题。