4. 走线宽度与阻抗控制：微带线、带状线、阻抗计算公式、阻抗控制的重要性
走线宽度，听起来是个很基础的参数对吧？但说实话，它背后牵扯的东西远比你想象的多。宽度决定了阻抗，阻抗决定了信号质量，信号质量决定了你的板子能不能跑起来。我见过太多工程师，布局时随手拉一根线，结果板子回来信号眼图一塌糊涂，最后查出来就是阻抗没控好。
这一节，我们就来聊聊微带线、带状线、怎么算阻抗，以及为什么阻抗控制这么重要。
4.1 微带线与带状线：两种最常见的传输线结构
先搞清楚一个概念：不是所有走线都叫传输线。只有当走线的长度足够长（通常超过信号上升沿对应波长的 1/6），我们才需要把它当作传输线来处理。而在 PCB 上，最常见的两种传输线结构就是微带线和带状线。
| 特性 | 微带线 (Microstrip) | 带状线 (Stripline) |
|---|---|---|
| 结构 | 走线在表层，下方是介质层和参考平面 | 走线在内层，上下都有参考平面 |
| 电磁场分布 | 部分在介质中，部分在空气中 | 完全被介质包围 |
| 阻抗控制精度 | 中等，受阻焊层和空气影响 | 高，屏蔽性好 |
| 串扰 | 较大，因为电磁场暴露 | 较小，有上下平面屏蔽 |
| 常用场景 | 表层走线，如 RF 天线、DDR 数据线 | 内层高速信号，如 PCIe、SerDes |
我的习惯： 表层走线尽量少走高速信号。不是因为微带线不好，而是它容易受外界干扰，而且辐射也大。我一般把最敏感的高速信号放在内层，用带状线结构。
4.2 阻抗计算公式：别怕，记住几个关键参数就行
很多人一看到公式就头疼。其实你不用背，但得理解每个参数怎么影响阻抗。我常用的两个公式，一个是微带线的，一个是带状线的。
4.2.1 微带线特性阻抗（近似公式）
Z0 ≈ (87 / √(εr + 1.41)) * ln(5.98 * H / (0.8 * W + T))其中：
- Z0：特性阻抗（Ω）
- εr：介电常数（FR4 通常取 4.2~4.5）
- H：走线到参考平面的距离（mil）
- W：走线宽度（mil）
- T：铜厚（mil）
你看，影响阻抗的主要就是 H、W、T 和 εr。其中 H 和 W 是最容易调整的。我在项目中遇到过，板厂反馈说阻抗偏了，我第一反应就是查叠层厚度 H 是不是变了。
4.2.2 带状线特性阻抗（近似公式）
Z0 ≈ (60 / √εr) * ln(4 * H / (0.67 * π * W * (0.8 + T/W)))带状线的公式稍微复杂一点，但核心逻辑一样：H 越大，阻抗越高；W 越大，阻抗越低。
关键点： 阻抗控制的核心就是控制走线宽度 W 和介质厚度 H 的比例。对于 50Ω 的微带线，W/H 通常在 1.8~2.2 之间；对于带状线，W/H 通常在 0.6~0.8 之间。具体数值取决于 εr 和铜厚。
4.3 阻抗控制的重要性：为什么非控不可？
说白了，阻抗不匹配，信号就会反射。反射会导致过冲、下冲、振铃，严重时直接让逻辑误判。我做过一个项目，DDR3 跑 800MHz，结果板子回来死活不稳定。查了半天，发现是数据线阻抗只有 42Ω，而控制器要求 50Ω。差了 8Ω，反射系数算下来有 8.7%，信号质量直接崩了。
阻抗控制不好，会带来三个主要问题：
- 信号反射：阻抗突变处，部分能量被反射回来，叠加在原信号上，造成畸变。
- 辐射增加：反射信号会向外辐射，造成 EMI 问题。
- 时序抖动：反射导致的过冲/下冲会改变信号的过零点，引起时序抖动。
避坑指南： 我曾经遇到过，板厂说他们能做 50Ω，结果回来一测只有 45Ω。后来发现是叠层压合后的实际厚度比设计值薄了 10%。所以，一定要和板厂确认叠层公差，并且在设计时留出 ±10% 的阻抗容差余量。
4.4 知识体系：走线宽度与阻抗控制的核心逻辑
下面这张图，是我自己总结的阻抗控制知识框架。你可以把它当作一个检查清单，设计时对照着看。
4.5 实际设计中的阻抗控制步骤
光讲理论不行，得落地。我一般按下面这几步走：
- 确定目标阻抗：通常单端 50Ω，差分 100Ω。但也要看芯片手册，有些 DDR 要求 40Ω，有些 SerDes 要求 85Ω。
- 选择叠层结构：和板厂沟通，确定介质厚度 H 和铜厚 T。这一步很关键，我建议让板厂提供叠层建议。
- 计算走线宽度：用公式或工具（如 Polar SI9000）算出 W。记得留出 ±10% 的容差。
- 仿真验证：用 HyperLynx 或 ADS 跑一下阻抗和眼图。我习惯在仿真时把工艺角也跑一遍。
- 出图时标注：在 PCB 加工说明中明确标注哪些网络需要控制阻抗，以及目标值。
一个小技巧： 如果你用的是 FR4，介电常数 εr 会随频率变化。低频时约 4.5，高频时降到 4.0 左右。所以算阻抗时，最好用你信号频率对应的 εr 值。我一般取 4.2 作为折中。
嗯，这一节的内容就这些。走线宽度和阻抗控制，说白了就是算好 W 和 H 的比例，然后和板厂配合好。你想想看，如果连阻抗都控不好，后面的信号完整性分析就无从谈起了。