2. 传输线理论入门：传输线的基本概念、特性阻抗、反射与匹配

各位好，欢迎来到第二章。上一章我们聊了信号完整性为什么重要，这一章我们得把基础打牢——传输线理论。

说实话，我刚入行那会儿，觉得传输线理论就是书本上的东西，跟我画PCB有什么关系？直到有一次，我画的一块DDR3板子，跑533MHz就眼图闭合，查了三天，最后发现是走线阻抗没控制好。嗯，从那以后，我再也不敢小看传输线了。

2.1 什么是传输线？

简单说，传输线就是用来传输电磁波的导体结构。在PCB上，最常见的传输线就是微带线和带状线。

• 微带线：走线在表层，参考层在下面一层。介质是PCB板材，上面是空气。
• 带状线：走线在内层，上下都有参考层。介质完全被板材包裹。

你想想看，为什么低速电路里我们不关心传输线？因为信号变化慢，走线长度远小于信号波长，整条走线可以看作一个节点。但高速信号就不一样了——走线长度超过信号波长的1/10，就必须当作传输线来处理。

举个例子，一个1GHz的方波，其5次谐波是5GHz。5GHz在FR4板材中的波长大约3cm。那么λ/10就是3mm。也就是说，超过3mm的走线，你就得认真对待了。

2.2 特性阻抗——传输线的灵魂

特性阻抗，符号Z₀，单位Ω。这是传输线最核心的参数。

很多人刚接触时容易混淆：特性阻抗不是直流电阻。直流电阻是导体本身的欧姆损耗，而特性阻抗是传输线上电压波与电流波的比值，它由传输线的几何结构和材料特性决定。

我在项目中遇到过一位同事，拿着万用表去量50Ω走线的阻抗，量出来只有0.1Ω，跑来问我是不是板厂做错了。我哭笑不得——特性阻抗要用TDR（时域反射计）来测，不是万用表。

微带线特性阻抗计算公式（近似）

Z₀ ≈ (87 / √(εr + 1.41)) × ln(5.98h / (0.8w + t))

其中：
εr = 板材相对介电常数（FR4约4.2-4.5）
h  = 走线到参考层的介质厚度
w  = 走线宽度
t  = 走线铜厚

当然，现在没人手算这个了。我们用Polar SI9000、Saturn PCB Toolkit或者HyperLynx来算。但理解公式背后的物理意义很重要——影响Z₀的主要因素就三个：线宽、介质厚度、介电常数。

参数	增大时Z₀变化	物理原因
线宽w	↓ 减小	单位长度电容增大
介质厚度h	↑ 增大	单位长度电容减小
介电常数εr	↓ 减小	信号传播速度变慢，电容增大
铜厚t	↓ 略微减小	边缘电容略有增加

2.3 反射——信号完整性的头号杀手

信号在传输线上跑，遇到阻抗不连续的地方，就会发生反射。反射回来的信号叠加在原信号上，造成过冲、下冲、振铃。

反射系数Γ的定义很简单：

Γ = (Z_load - Z₀) / (Z_load + Z₀)

其中：
Z_load = 负载阻抗
Z₀     = 传输线特性阻抗

三种典型情况：

• 匹配：Z_load = Z₀ → Γ = 0，无反射
• 开路：Z_load = ∞ → Γ = 1，全反射，电压加倍
• 短路：Z_load = 0 → Γ = -1，全反射，电压反相

为什么会这样？你想想看，信号到达阻抗变化点，一部分能量继续往前走，一部分被弹回来。就像水波遇到礁石——礁石越大，反射波越强。

2.4 匹配——让反射消失的艺术

匹配的目的很简单：让源端、传输线、负载三者的阻抗一致，消除反射。

常用的匹配方式有两种：

源端串联匹配

在驱动端串一个电阻，使源端输出阻抗等于传输线特性阻抗。这是最常用的方法，尤其适合点对点拓扑。

R_series = Z₀ - R_driver

例如：Z₀ = 50Ω，驱动端输出阻抗约10Ω
则 R_series = 50 - 10 = 40Ω（常用33Ω或39Ω）

终端并联匹配

在接收端对地或对电源接一个电阻，使负载阻抗等于Z₀。适合多负载或双向总线。

• 对地并联：R = Z₀，但直流功耗大
• 戴维南匹配：上拉R1 + 下拉R2，并联等效为Z₀，功耗减半
• RC匹配：串电容再对地，只匹配交流，无直流功耗

匹配方式	优点	缺点	适用场景
源端串联	功耗低，简单	只适合点对点	时钟、单端信号
对地并联	匹配效果好	直流功耗大	高速总线终端
戴维南	功耗适中	占用面积大	DDR地址/控制线
RC匹配	无直流功耗	有RC延迟	AC耦合信号

2.5 传输线知识体系总览

下面这张图，把本章的核心知识点串起来了。我建议你保存下来，以后设计时对照着看。

这张图把传输线理论的三个核心分支——基本概念、特性阻抗、反射与匹配——以及它们之间的逻辑关系都画清楚了。你设计时遇到问题，可以回来对照着看，哪个环节没做好。