3、阻抗控制:特性阻抗与差分阻抗、阻抗连续性的重要性、阻抗不连续点的处理

阻抗控制,说白了就是让信号在传输过程中感觉不到“路况变化”。

你想想看,信号在PCB上跑,本质上是在一根传输线里传播。如果这条线的阻抗处处一致,信号就安安静静地跑完全程。一旦阻抗跳变,一部分信号就会被反射回来,造成振铃、过冲,甚至辐射出EMI噪声。

我个人习惯,在设计高速板之前,先把阻抗控制的目标定死。不是等板子回来了再测,而是在Layout阶段就用叠层和线宽把阻抗算好。

3.1 特性阻抗与差分阻抗

先聊特性阻抗。它不是一个电阻值,而是传输线上电压波与电流波的比值。对于微带线或带状线,特性阻抗主要由线宽、介质厚度、介电常数决定。

核心公式(简化版):

Z0 ≈ 87 / √(εr+1.41) * ln(5.98h / (0.8w + t))

其中:h = 介质厚度,w = 线宽,t = 铜厚,εr = 介电常数。

差分阻抗呢?它是差分对中两根线之间的阻抗。通常我们要求100Ω(USB、HDMI)或90Ω(DDR、PCIe)。差分阻抗不是两根线特性阻抗的简单串联,它跟线间距关系很大。

参数 特性阻抗 Z0 差分阻抗 Zdiff
定义 单根线对参考平面的阻抗 差分对两根线之间的阻抗
影响因素 线宽、介质厚度、εr 线宽、间距、介质厚度、εr
典型值 50Ω(单端) 100Ω / 90Ω
EMC关联 反射噪声 → 共模辐射 共模抑制比下降 → 差模辐射

我在项目中遇到过一件事:一块DDR4板子,单端线阻抗算出来是50Ω,但差分对间距没控制好,实际差分阻抗只有85Ω。结果信号质量差,辐射超标。后来把间距从8mil拉到12mil,问题才解决。

经验值参考:

  • 单端50Ω:FR4四层板,线宽约8~10mil(1oz铜,介质厚4mil)
  • 差分100Ω:线宽6mil,间距8~10mil
  • 差分90Ω:线宽7mil,间距8~10mil

注意:不同叠层差异很大,一定要用SI工具算一遍。

3.2 阻抗连续性的重要性

阻抗连续性,就是信号路径上阻抗不能突变。一旦突变,反射系数 Γ = (Z2 - Z1) / (Z2 + Z1) 就不为零了。

反射带来的问题很直接:

  • 信号质量下降:过冲、下冲、振铃,时序裕量被吃掉。
  • EMI恶化:反射波在传输线上来回震荡,形成驻波,向外辐射能量。
  • 共模噪声增加:差分对内部阻抗不对称,会把差模信号转换成共模噪声。

我曾经调试过一块千兆以太网板,百兆没问题,千兆就丢包。查了半天,发现RJ45到PHY的差分线在BGA扇出区有一段间距突然拉大,阻抗从100Ω跳到了120Ω。就那一段,反射把眼图都关掉了。

注意:阻抗不连续点不一定是物理断点。过孔、焊盘、拐角、线宽变化、参考平面挖空,都会造成阻抗跳变。这些地方往往是EMI的“漏点”。

3.3 阻抗不连续点的处理

既然不连续点躲不开,那就得想办法处理。我总结了几类常见场景和应对方法。

3.3.1 过孔

过孔是阻抗不连续的重灾区。过孔的寄生电容和寄生电感会改变局部阻抗。

  • 减小过孔残桩:残桩越长,阻抗变化越大。背钻工艺能有效解决。
  • 优化过孔尺寸:孔径12mil/焊盘22mil是比较通用的组合,阻抗变化最小。
  • 增加回流地过孔:信号过孔旁边放一个地过孔,提供低阻抗回流路径。

3.3.2 拐角

直角拐弯会造成线宽突变,阻抗下降。45度角或圆弧过渡能缓解。

  • 45度斜角:走线拐角处线宽保持不变,阻抗变化小于5%。
  • 圆弧拐角:高频信号(>10GHz)建议用圆弧,阻抗连续性更好。
  • 避免锐角:锐角不仅阻抗差,还容易在蚀刻时残留酸液。

3.3.3 焊盘与连接器

焊盘比走线宽,会形成容性负载,导致阻抗下降。

  • 减小焊盘尺寸:在工艺允许范围内,焊盘越小越好。
  • 挖空参考平面:在焊盘下方的参考平面上挖空,抵消容性效应。
  • 连接器选型:优先选带阻抗控制设计的连接器,比如SMP、SMA。

避坑指南:

我曾经在DDR3的设计中,为了节省空间,把一组地址线在BGA扇出区用了8mil线宽,出了BGA后换成5mil。结果阻抗从50Ω跳到了42Ω,DDR跑不到标称频率。后来统一用5mil线宽,并在BGA下方加了一层参考地,才稳定下来。

3.4 阻抗控制知识体系

下面这张图,是我自己总结的阻抗控制核心逻辑。从叠层设计开始,到线宽/间距计算,再到不连续点处理,最后用仿真和测试闭环。

阻抗控制知识体系 叠层设计 线宽 / 间距 介质厚度 / εr 铜厚 / 表面处理 单端特性阻抗 Z0 差分阻抗 Zdiff 共模阻抗 Zcm 过孔优化 拐角处理 焊盘补偿 参考平面挖空 仿真验证 → TDR测试 → 迭代优化

嗯,这张图把整个流程串起来了。从叠层设计开始,到参数计算,再到阻抗类型选择,最后处理不连续点并验证。每一步都影响最终的EMC表现。

我的习惯:

每次投板前,我会用TDR仿真跑一遍关键信号路径。如果发现阻抗跳变超过±10%,就回头调整线宽或过孔。别等到板子回来了再后悔,那会儿改起来成本高得多。

阻抗控制这件事,说难不难,说简单也不简单。关键是养成好习惯:叠层先算、走线先仿、不连续点先处理。做到这三点,EMC问题至少能少一半。