1. 信号完整性基础：什么是信号完整性？为什么高速信号需要特殊处理？核心参数解析
大家好，我是你们的老朋友。今天咱们开始《高速信号走线可靠性提升全攻略》的第一章。
说实话，我入行那会儿，信号完整性（SI）这个词还没这么火。那时候大家画PCB，更多是靠经验——线能走通、板子能跑起来就行。直到有一次，我调试一块100MHz的板子，示波器上看到的波形简直像心电图，完全不是方波。从那以后，我才真正开始重视SI。
嗯，咱们今天就把SI的基础打牢。
1.1 什么是信号完整性？
信号完整性，说白了就是：信号从驱动端发出，经过传输路径，到达接收端时，还能保持应有的形状和时序。
你想想看，如果发出去的是一个完美的方波，到接收端变成了圆角、过冲、振铃，甚至逻辑电平都判断错了——这就是SI出了问题。
核心定义：信号完整性（Signal Integrity, SI）是指信号在传输过程中保持其原始波形和时序特性的能力。
我习惯把SI问题分成三类：
- 时序问题——信号到达时间不对，建立/保持时间违例
- 波形质量问题——过冲、下冲、振铃、单调性
- 串扰问题——相邻信号互相干扰
这三类问题，在低速设计里几乎可以忽略。但频率一上来，它们就成了噩梦。
1.2 为什么高速信号需要特殊处理？
这个问题，我经常被刚入行的工程师问到。我的回答很简单：因为低速时你忽略的那些寄生参数，在高速下会变成主要矛盾。
举个例子。一根PCB走线，在1kHz时它就是一根导线。但在1GHz时，它是一根传输线，有分布电感、分布电容，甚至还会辐射电磁波。
为什么会这样？因为信号的频率越高，波长越短。当走线长度超过信号波长的1/10时，就必须用传输线理论来分析，不能再当理想导线看了。
经验法则：当走线长度 > λ/10（λ为信号波长）时，必须考虑传输线效应。λ = c / f，c为光速（约3×10⁸ m/s），f为信号频率。
我曾经在一个项目中，DDR3的时钟频率只有800MHz，走线长度也就2英寸左右。按说问题不大，但就是因为没做阻抗匹配，结果数据眼图完全闭合。折腾了两周，最后加了一对终端电阻才搞定。
所以，高速信号需要特殊处理，核心原因就三个：
- 反射——阻抗不连续导致信号反弹
- 损耗——介质损耗和导体损耗让信号衰减
- 串扰——电磁场耦合干扰相邻信号
这三个问题，在低速时几乎不存在，但在高速下是绕不开的坎。
1.3 核心参数解析
要理解SI，必须吃透三个核心参数：上升时间、带宽、阻抗。这三个参数就像SI的三根柱子，缺一不可。
1.3.1 上升时间（Rise Time, Tr）
上升时间，指的是信号从低电平（10%）上升到高电平（90%）所需的时间。注意，不是从0%到100%。
我刚开始做高速设计时，总盯着时钟频率看。后来一位老工程师点醒了我：真正决定SI难度的，不是频率，而是上升时间。
你想想看，一个1GHz的时钟，如果上升时间只有50ps，它的高频分量远高于1GHz。而一个100MHz的信号，如果上升时间有1ns，反而好处理得多。
重要概念：信号的带宽主要由上升时间决定，而不是时钟频率。上升时间越短，信号包含的高频分量越多，SI问题越严重。
上升时间与带宽的关系，有一个经典公式：
BW = 0.35 / Tr
其中：
BW —— 信号带宽（GHz）
Tr —— 上升时间（ns，10%-90%）
0.35 —— 经验常数（针对单极点系统）举个例子：如果Tr = 100ps，那么BW = 0.35 / 0.1 = 3.5GHz。这意味着这个信号包含高达3.5GHz的频率分量。
我在项目中遇到过一块板子，DDR4的上升时间只有150ps左右。刚开始没当回事，结果仿真发现信号在过孔处反射严重。后来优化了过孔反焊盘和回流路径，才把眼图打开。
1.3.2 带宽（Bandwidth, BW）
带宽，简单说就是信号能量集中的频率范围。对于数字信号，带宽决定了你需要考虑哪些频率分量。
我习惯把带宽理解成一把尺子：带宽越高，你需要关注的频率范围越宽，设计的难度也越大。
带宽与上升时间的关系，除了上面那个公式，还有一个更精确的版本：
BW = 0.5 / Tr （针对20%-80%上升时间）
BW = 0.35 / Tr （针对10%-90%上升时间）实际工程中，我们通常用0.35/Tr来估算。这个值虽然保守，但足够安全。
带宽决定了你的测试设备选型。比如，一个Tr=100ps的信号，带宽约3.5GHz。你至少需要4GHz带宽的示波器才能准确测量。用1GHz的示波器去测，看到的波形已经被仪器本身滤波了，失真严重。
经验法则：示波器带宽应至少为信号带宽的3-5倍，才能保证测量误差小于5%。
另外，PCB的传输线损耗也与带宽直接相关。高频分量更容易被介质吸收，导致信号边沿变缓、眼图闭合。这就是为什么高速设计要选用低损耗板材（如MEGTRON 6、RO4350B等）。
1.3.3 阻抗（Impedance, Z）
阻抗，是SI里最容易被忽视但又最关键的概念。我见过太多工程师，画完板子才发现阻抗不对，结果只能重新改版。
在高速设计中，阻抗是指传输线的特性阻抗，单位是欧姆（Ω）。它由走线的宽度、厚度、介质高度和介电常数共同决定。
为什么阻抗这么重要？因为信号在传输过程中，如果遇到阻抗突变，就会产生反射。反射会导致过冲、振铃，严重时直接让逻辑翻转失败。
常见的阻抗标准：
| 信号类型 | 目标阻抗 | 典型应用 |
|---|---|---|
| 单端信号 | 50Ω ± 10% | 普通数字信号、RF |
| 差分信号 | 100Ω ± 10% | USB、HDMI、PCIe |
| 差分信号 | 90Ω ± 10% | DDR 差分时钟 |
| 单端信号 | 75Ω ± 10% | 视频信号 |
阻抗的计算公式（微带线）：
Z₀ = 87 / √(εr + 1.41) × ln(5.98h / (0.8w + t))
其中：
Z₀ —— 特性阻抗（Ω）
εr —— 介电常数
h —— 介质厚度（mil）
w —— 走线宽度（mil）
t —— 铜厚（mil）当然，现在没人手算这个了。用Polar SI9000或者Saturn PCB Toolkit，输入参数就能得到结果。但理解原理很重要。
我的习惯：每次做新板子，我都会先跟板厂确认叠层结构和目标阻抗。然后让板厂提供阻抗测试条，板子回来后实测验证。这一步千万别省，我吃过亏。
1.4 知识体系总览
为了让大家更直观地理解本章的知识结构，我画了一张图：
1.5 小结
这一章咱们聊了信号完整性的基本概念，以及为什么高速信号需要特殊处理。核心就是三个参数：
- 上升时间——真正决定SI难度的指标，不是频率
- 带宽——由上升时间决定，影响测试和设计
- 阻抗——控制反射的关键，必须与板厂确认
记住一句话：上升时间越短，带宽越高，阻抗控制越严格。这三者环环相扣，是高速设计的基石。