3、PCB叠层设计：叠层结构、参考平面、介质材料选择、常见叠层方案
叠层设计，说白了就是给高速信号铺路。路铺不好，车就跑不快，还容易翻。我见过太多工程师，原理图画得漂漂亮亮，一到PCB阶段就翻车，十有八九是叠层没想清楚。
这一章咱们把叠层这件事掰开揉碎。从结构到材料，从理论到实战，一次讲透。
3.1 叠层结构：信号层的"楼层规划"
叠层结构决定了信号的回流路径、串扰抑制能力和EMI表现。我个人的习惯是，拿到原理图先不急着画，先花半小时把叠层定下来。
高速PCB的叠层，核心就一句话：信号层必须紧邻完整的参考平面。为什么？因为高速信号的返回电流不是走"地线"回来的，而是走信号线正下方的参考平面回来的。你想想看，如果信号层和参考平面隔了一层电源层，返回电流就得绕路，绕路就产生环路，环路就是天线。
核心原则：
- 每个信号层必须紧邻一个完整的参考平面（GND或PWR）
- 参考平面间距越小，层间耦合越强，EMI越低
- 高速信号层之间尽量用参考平面隔离
我记得有一次做一款10Gbps的SerDes板子，叠层用了8层板，信号层全放在外层，内层全是电源和地。结果仿真出来串扰超标。后来我把一对高速差分对挪到了内层，紧挨着地平面，问题就解决了。嗯，这就是叠层结构的力量。
3.2 参考平面：信号的"隐形跑道"
参考平面不只是"地"或者"电源"那么简单。它是高速信号的返回路径，也是阻抗控制的关键。
这里有个常见的误区：很多人觉得电源平面不能做参考平面。其实不是。只要电源平面是完整的、低阻抗的，它完全可以作为参考平面。但要注意——信号跨分割。
避坑指南：
我曾经在一个项目中，信号从GND参考平面跨到PWR参考平面，中间没有加缝合电容。结果EMI测试直接超标15dB。后来在每个过孔旁边加了0.1μF的缝合电容，才压下去。
记住：信号换层时，如果参考平面变了，必须在换层点附近加缝合电容，给返回电流搭一座"桥"。
参考平面的完整性有多重要？我给你们看一组数据：
| 参考平面状态 | 信号质量（眼图张开度） | EMI辐射（相对值） | 串扰（dB） |
|---|---|---|---|
| 完整GND平面 | 95% | 1.0x | -40 |
| 完整PWR平面 | 90% | 1.2x | -38 |
| 跨分割（无缝合） | 60% | 5.0x | -25 |
| 跨分割（有缝合） | 85% | 1.5x | -35 |
看到没有？跨分割不处理，眼图直接掉到60%，EMI翻5倍。这可不是闹着玩的。
3.3 介质材料选择：别在"路面上省钱"
介质材料决定了信号的传输速度、损耗和阻抗一致性。很多人选板材只看价格，这是个坑。
高速信号对介质材料的要求，我总结为三点：
- 低介电常数（Dk）：Dk越低，信号传播速度越快，阻抗控制越容易
- 低损耗因子（Df）：Df越低，高频损耗越小，信号衰减越少
- 稳定的温湿度特性：Dk和Df随温湿度变化越小越好
常见的板材对比如下：
| 材料类型 | Dk（@1GHz） | Df（@1GHz） | 适用频率 | 相对成本 |
|---|---|---|---|---|
| FR-4（普通） | 4.2-4.5 | 0.02 | <1GHz | 1x |
| FR-4（高TG） | 4.0-4.3 | 0.015 | <3GHz | 1.2x |
| Rogers 4350B | 3.48 | 0.0037 | <20GHz | 3-4x |
| Megtron 6 | 3.6 | 0.002 | <40GHz | 5-6x |
| PTFE（特氟龙） | 2.2 | 0.0009 | <100GHz | 8-10x |
我的建议：
别一上来就上Rogers。先看你的信号速率。3Gbps以下，高TG FR-4完全够用。3-10Gbps，Rogers 4350B是性价比之王。10Gbps以上，再考虑Megtron或PTFE。
我做过一个项目，客户非要全板用Rogers，结果成本翻了4倍，性能提升不到10%。说白了，杀鸡不用牛刀。
3.4 常见叠层方案：拿来就能用的"模板"
下面是我在实际项目中验证过的几种叠层方案。你们可以直接套用，但要根据自己的信号速率和层数做微调。
4层板方案（适合1Gbps以下）
Layer 1: 信号 + 局部GND铜皮
Layer 2: GND（完整平面）
Layer 3: PWR（完整平面）
Layer 4: 信号 + 局部GND铜皮这个方案最常用。注意：顶层和底层的信号线尽量短，关键信号走内层（如果可能的话）。
6层板方案（适合1-5Gbps）
Layer 1: 信号（高速）
Layer 2: GND（完整平面）
Layer 3: 信号（低速/控制）
Layer 4: PWR（完整平面）
Layer 5: GND（完整平面）
Layer 6: 信号（高速）这个方案是我个人最喜欢的。高速信号走L1和L6，紧挨着L2和L5的GND平面。L3走低速信号，L4是电源。注意：L3和L4之间耦合较弱，低速信号无所谓。
8层板方案（适合5-20Gbps）
Layer 1: 信号（高速）
Layer 2: GND（完整平面）
Layer 3: 信号（高速）
Layer 4: GND（完整平面）
Layer 5: PWR（完整平面）
Layer 6: 信号（高速）
Layer 7: GND（完整平面）
Layer 8: 信号（高速）这个方案每个高速信号层都有紧邻的GND平面，串扰和EMI控制得非常好。我做过25Gbps的背板，用的就是这个叠层，眼图测试一次通过。
注意：
8层板以上，一定要和PCB厂家确认压合工艺。有些厂家做不了不对称叠层，会导致板子翘曲。我吃过这个亏，一批板子全废了。
3.5 叠层设计知识体系
下面这张图把叠层设计的核心逻辑串起来了，你们可以存下来当参考：
3.6 叠层设计的几个"潜规则"
最后，分享几个我在实战中总结出来的经验：
- 对称性原则：叠层尽量对称，避免板子翘曲。比如6层板，L1和L6的铜厚要一致，L2和L5的介质厚度要一致。
- 电源和地尽量靠近：电源平面和地平面越近，平面电容越大，去耦效果越好。我一般控制在3-5mil的间距。
- 高速信号不要换层：如果非要换，旁边一定要加地过孔。我见过有人一根差分对换了三次层，结果眼图直接闭了。
- 和板厂提前沟通：你的叠层设计再完美，板厂做不出来也是白搭。我每次发板前都会把叠层图发给板厂确认一遍。
一个小技巧：
如果你不确定叠层是否合理，可以用SI工具做个快速仿真。现在很多工具都有叠层向导，输入层数、厚度、材料，自动算阻抗和损耗。我习惯用Polar SI9000，算出来的结果和实测误差在2%以内。
叠层设计是高速PCB的基石。这一层没想清楚，后面画得再漂亮也是空中楼阁。希望你们看完这一章，能对叠层有个系统的认识。下次画板子之前，先花半小时把叠层定下来，你会发现后面的工作顺畅很多。