1. 原理图审查基础：审查流程、常见错误类型、设计规范检查清单
原理图审查这件事，我做了十几年，说句实话——这是整个硬件设计流程里最容易被低估的环节。很多人觉得原理图画完了，丢给Layout就完事。但我见过太多项目，因为原理图上一个不起眼的错误，导致改板、返工、甚至流片失败。
嗯，咱们今天就把这块掰开揉碎了讲清楚。
1.1 审查流程：不是走过场，是救命
我个人习惯把原理图审查分成三个阶段。你想想看，如果一上来就盯着细节看，很容易漏掉大方向的问题。
| 阶段 | 关注点 | 典型耗时 |
|---|---|---|
| 结构审查 | 系统框图、电源树、时钟树、接口定义 | 30% |
| 功能审查 | 每个模块的电路原理、器件选型、参数计算 | 50% |
| 细节审查 | 网络标号、封装、ERC、BOM一致性 | 20% |
我建议你按这个顺序来。为什么？因为结构错了，后面功能审查得越仔细，浪费的时间越多。我曾经有个项目，结构审查时没发现电源树里3.3V和1.8V的供电顺序反了，结果功能审查花了三天，最后全白干。
我的小习惯：每次审查前，先打印一份系统框图贴在墙上。对着框图看原理图，比直接看原理图更容易发现结构性问题。
1.2 常见错误类型：我踩过的坑，你别再踩
这些年我整理了一份「原理图常见错误清单」，大概分这么几类。每一类我都吃过亏，说出来都是泪。
1.2.1 电源类错误
这是重灾区。我见过最离谱的一次，是有人把LDO的输入输出接反了——板子一上电，芯片直接冒烟。
- 电源极性接反：尤其是电解电容、二极管、LDO这类有极性的器件
- 去耦电容位置不对：电容离芯片引脚太远，高频噪声滤不掉
- 电源纹波不满足要求：LDO的PSRR在高频段会下降，很多人忽略了
- 上电时序错误：多路电源时，谁先谁后必须明确
注意：电源类错误往往不是原理图本身画错了，而是没考虑到实际工况。比如LDO的dropout电压，满载时可能比空载高很多，你选型时按空载算的，一上负载就掉电压。
1.2.2 信号完整性类错误
这类错误在低速设计里不明显，但一上高速就原形毕露。
- 阻抗不连续：差分对走线不等长、过孔太多、参考平面不连续
- 回流路径被切断：信号跨分割，回流电流绕远路
- 端接电阻缺失或错误：反射没处理好，信号质量一塌糊涂
- 串扰没控制：高速信号和敏感信号挨得太近
我记得有一次，一个DDR3的时钟信号，原理图上看起来没问题，但板子回来后死活跑不到标称频率。查了半天，发现是时钟线的参考平面被一个电源过孔切断了——回流路径绕了个大圈，信号质量直接崩了。
1.2.3 逻辑/功能类错误
- 芯片引脚接错：比如I2C的SDA和SCL接反了
- 上拉/下拉电阻值不对：驱动能力不够，信号边沿变缓
- 电平不匹配：3.3V的IO直接接5V的器件，没做电平转换
- 时钟树配置错误：时钟扇出太多，驱动能力不足
1.2.4 可制造性类错误
- 封装选错：原理图符号和PCB封装引脚不对应
- 器件停产或交期长：选了个好芯片，结果买不到
- 散热没考虑：大功率器件旁边没留散热孔或铜皮
- 测试点缺失：关键信号没引出测试点，调试时无从下手
1.3 设计规范检查清单：照着做，少犯错
下面这份清单，是我这些年不断迭代出来的。每次审查原理图，我都会逐条过一遍。你直接拿去用就行。
原理图审查检查清单（精简版）
| 检查项 | 具体内容 | 状态 |
|---|---|---|
| 电源树 | 每路电源的输入输出范围、电流能力、纹波要求是否明确 | □ |
| 去耦电容 | 每个电源引脚是否有足够容量的去耦电容，位置是否合理 | □ |
| 时钟信号 | 时钟源驱动能力、端接方式、走线阻抗是否匹配 | □ |
| 高速信号 | 差分对等长、阻抗控制、回流路径是否完整 | □ |
| 接口保护 | 对外接口是否有ESD/TVS保护、防反接、限流措施 | □ |
| 电平匹配 | 不同电压域之间的IO是否做了电平转换 | □ |
| 上电时序 | 多路电源的上电顺序是否满足芯片要求 | □ |
| 测试点 | 关键电源、时钟、控制信号是否引出测试点 | □ |
| BOM一致性 | 原理图符号与PCB封装、物料编码是否一一对应 | □ |
| ERC检查 | 是否有悬空引脚、短路、未连接的网络 | □ |
这份清单不是死的。不同项目侧重点不一样——比如做高速ADC的板子，电源纹波和时钟抖动就是重中之重；做电源板的，散热和电流能力才是关键。你得学会灵活调整。
1.4 审查流程的SVG框架图
下面这张图，是我自己总结的原理图审查流程。你一看就明白，为什么我强调「结构先行」。
1.5 审查时的一些实用技巧
最后分享几个我自己的小技巧，不一定写在规范里，但很管用。
- 打印出来看：屏幕上看原理图，容易漏掉全局问题。打印成A3纸，拿红笔圈，效果完全不一样。
- 让新人先审一遍：新人往往能看到老手「习惯性忽略」的问题。我团队里一直有这个规矩。
- 对照Datasheet逐引脚核对：别偷懒。尤其是电源引脚、地引脚、NC引脚，最容易出错。
- 做一次「纸上仿真」：把关键节点的电压、电流、时序手算一遍，和原理图上的标注对比。很多错误在这一步就能发现。
避坑指南：我曾经因为赶项目，跳过结构审查直接做功能审查。结果发现电源树里一个DC-DC的输入电压范围选错了——板子回来后，电压稍微波动就掉电。那次教训让我明白：审查流程不能跳步，省下的时间，后面会加倍还回来。