4、串扰机理：容性耦合与感性耦合、近端串扰与远端串扰、串扰影响因素、减小串扰的方法

串扰，说白了就是一根信号线上的能量，串到了旁边的信号线上。我刚开始做高速设计时，总觉得只要线间距拉开点就没事。直到有一次调试一块DDR3板子，数据眼图怎么都睁不开，查了三天才发现是地址线和数据线之间的串扰在作怪。从那以后，我对串扰就再也不敢马虎了。

4.1 容性耦合与感性耦合

先说说容性耦合。两根平行走线之间，存在寄生电容。当一根线上电压变化时，通过这个寄生电容，会在另一根线上感应出电流。这就是容性耦合，也叫电场耦合。

感性耦合呢？电流变化会产生磁场。一根线上的电流变化，磁场会穿过另一根线形成的回路，感应出电压。这就是感性耦合，也叫磁场耦合。

我个人的习惯是这么记的：容性耦合看电压变化，感性耦合看电流变化。高速信号既有电压跳变，又有电流跳变，所以两种耦合同时存在。

耦合类型	物理本质	激励源	耦合路径	产生的串扰
容性耦合	电场	电压变化 dv/dt	寄生电容	电流注入
感性耦合	磁场	电流变化 di/dt	互感	电压感应

你想想看，如果两根线靠得很近，寄生电容就大，容性耦合就强。如果回路面积大，互感就大，感性耦合就强。所以减小串扰的思路，就是减小寄生电容和互感。

4.2 近端串扰与远端串扰

串扰还分近端和远端。这个区分很重要，因为它们的波形和幅度不一样。

近端串扰，也叫NEXT（Near-End Crosstalk），发生在信号发射端那一侧。为什么会有近端串扰？因为耦合是双向的。信号在传输线上往前传的时候，沿途不断通过容性和感性耦合到相邻线。这些耦合能量一部分往前传，一部分往后传。往后传的那部分，就会在近端被看到。

远端串扰，也叫FEXT（Far-End Crosstalk），发生在信号接收端那一侧。远端串扰是往前传的耦合能量，和主信号一起到达远端。

我记得有一次做项目，近端串扰波形很干净，远端串扰却有个很大的尖峰。当时百思不得其解，后来发现是感性耦合和容性耦合在远端叠加了。嗯，这里要注意：在微带线中，远端串扰通常比近端串扰更严重。

串扰类型	发生位置	波形特征	幅度趋势	与线长的关系
近端串扰（NEXT）	发射端	脉冲宽度等于信号上升时间	先增大后饱和	线长超过饱和长度后不变
远端串扰（FEXT）	接收端	窄尖峰，宽度约等于信号上升时间	随线长线性增加	线越长，串扰越大

4.3 串扰影响因素

影响串扰的因素很多，我挑几个最关键的说说。

• 线间距：这是最直接的因素。间距越大，耦合越弱。但板子面积有限，不能无限拉开。一般3W规则（间距是线宽的3倍）是个不错的起点。
• 信号上升时间：上升时间越短，高频分量越多，串扰越严重。这也是为什么高速信号对串扰更敏感。
• 介质厚度：走线到参考平面的距离越近，电磁场越集中，串扰越小。所以薄介质层对抑制串扰有好处。
• 走线长度：对近端串扰，线长超过饱和长度后就不再增加了。对远端串扰，线越长串扰越大。
• 端接匹配：端接不好，反射会加剧串扰。我见过一个案例，就是因为端接电阻焊错了，串扰直接翻倍。

影响因素	影响趋势	实际建议
线间距	间距越大，串扰越小	至少3W，关键信号5W
上升时间	上升时间越短，串扰越大	控制信号边沿速率
介质厚度	厚度越薄，串扰越小	选择薄介质叠层
走线长度	远端串扰随长度线性增加	关键信号尽量短
端接匹配	端接良好可减小串扰	严格按阻抗设计端接

4.4 减小串扰的方法

说了这么多问题，该聊聊怎么解决了。我总结了一套实战方法，按优先级排列。

1. 增大线间距：这是最有效的方法。3W规则是底线，关键信号建议5W以上。
2. 加地线隔离：在两条敏感信号之间加一条地线，可以切断耦合路径。地线上要打足够多的过孔。
3. 减小平行长度：两条线平行走线越长，耦合越严重。尽量让它们交叉或错开。
4. 使用带状线：内层走线的串扰比表层小很多。因为上下都有参考平面，电磁场被约束住了。
5. 控制上升时间：在满足时序的前提下，适当放慢信号边沿，可以有效减小串扰。
6. 优化端接：良好的端接可以消除反射，反射会放大串扰效应。

下面这张图展示了串扰的核心机理和抑制方法的关系，我画出来方便你理解。

最后说一句，串扰分析不是孤立的事。它和阻抗、反射、时序都有关系。我个人的习惯是，在布局布线阶段就提前考虑串扰，而不是等出了问题再回头改。那样成本太高了。