4. 测试点布局规则：间距、元件距离与板边距离
各位工程师，今天我们来聊聊测试点布局里最基础、也最容易出问题的三个距离参数。说白了，就是测试点跟谁挨着、隔多远才安全。我见过不少板子，功能跑得挺好，一到产测就卡壳——十有八九是间距没留够。
4.1 测试点之间的间距要求
测试点之间靠太近，探针一压下去就容易短路。尤其是现在针床夹具越来越密，探针头稍微偏一点，两根针就搭在一起了。
核心原则：测试点中心间距 ≥ 2.54mm（100mil），这是行业通用底线。
我个人习惯，只要板子空间允许，我会拉到 3.0mm 以上。为什么？你想想看，产线上的探针用久了会有磨损，针尖会变粗。间距留大一点，探针的容错空间就大，夹具寿命也长。
| 测试点类型 | 推荐中心间距 | 最小中心间距 | 适用场景 |
|---|---|---|---|
| 普通信号测试点 | 2.54mm (100mil) | 2.0mm (80mil) | ICT/FCT 通用 |
| 电源/地测试点 | 3.0mm (120mil) | 2.54mm (100mil) | 大电流测试 |
| 高密度板 | 2.0mm (80mil) | 1.8mm (70mil) | BGA 扇出区 |
| 差分对测试点 | 3.5mm (140mil) | 3.0mm (120mil) | 高速信号 |
注意：间距低于 1.8mm 时，必须与产测工程师确认探针规格。我曾经遇到过一块板子，设计时用了 1.5mm 间距，结果产线标准探针直径 1.2mm，一压下去直接短路，最后只能重新开夹具，耽误了两周工期。
4.2 测试点与元件的距离
测试点跟元件之间，必须留出探针压接的安全区。探针压下去的时候，针套会有一个外径，如果离元件太近，针套会撞到元件本体或者焊盘。
我一般遵循这个规则：测试点焊盘边缘到元件本体边缘 ≥ 1.5mm。如果是较高的元件（比如电解电容、继电器），这个距离要加大到 2.0mm 以上。
小技巧：在布局阶段，先把所有测试点做成一个单独的机械层，然后跑一遍 DRC，把测试点到元件本体的间距规则设好。这样能提前发现冲突，不用等到布线完再返工。
这里有个容易忽略的点——测试点不要放在元件的下方。嗯，听起来像废话，但我真见过有人把测试点藏在 QFP 封装底下。你想，元件焊上去之后，探针根本够不着，那这个测试点就等于白放了。
- 与矮元件（电阻、电容）距离：≥ 1.0mm（焊盘边缘到元件本体）
- 与中高元件（SOP、QFP）距离：≥ 1.5mm
- 与超高元件（连接器、电解电容）距离：≥ 2.5mm
- 与通孔焊盘距离：≥ 1.0mm（防止探针压裂焊盘）
避坑指南：我曾经在电源模块旁边放了一排测试点，间距算得刚刚好。结果产线反馈说探针压下去的时候，针套碰到了电源模块的散热片，导致测试时电源短路。后来我学乖了，所有带散热片或金属外壳的元件旁边，测试点距离至少留 3mm。
4.3 测试点与板边的距离
板边距离这个问题，很多人觉得无所谓。其实不然。测试点离板边太近，夹具的压框会压不到测试点，或者探针会滑到板子外面去。
我的经验值：测试点中心到板边 ≥ 3.0mm。如果是拼板，还要考虑 V-cut 和邮票孔的位置。
| 板边类型 | 推荐距离（测试点中心到板边） | 说明 |
|---|---|---|
| 普通板边 | ≥ 3.0mm | 标准夹具压框宽度 |
| V-cut 边 | ≥ 4.0mm | V-cut 应力区，太近易损坏 |
| 邮票孔边 | ≥ 5.0mm | 分板时应力大 |
| 金手指边 | ≥ 6.0mm | 金手指区域禁止放测试点 |
为什么 V-cut 边要留更大距离？因为 V-cut 在分板时会产生机械应力，如果测试点离得太近，焊盘可能会被拉裂。我有个项目就吃过这个亏——板子分板后，边缘的测试点焊盘出现了微裂纹，导致 ICT 测试时接触不良。
总结一下三个关键距离：
- 测试点之间：中心距 ≥ 2.54mm
- 测试点与元件：焊盘边缘到元件本体 ≥ 1.5mm
- 测试点与板边：中心到板边 ≥ 3.0mm
下面这张图把三个距离的关系画清楚了，大家可以对照着看。
4.4 特殊情况处理
实际项目中，总会遇到空间不够的情况。这时候怎么办？我分享几个折中方案。
情况一：BGA 扇出区空间紧张
BGA 底部走线密集，测试点很难放。我的做法是：把测试点放在 BGA 外围的过孔上，用 0.5mm 的微测试点。但要注意，微测试点只能用更细的探针，需要提前跟产线沟通。
情况二：板子尺寸受限
有些消费类产品，板子小得可怜。这时候可以适当压缩间距，但底线不能破：测试点中心距 ≥ 1.8mm，测试点到板边 ≥ 2.0mm。再小的话，建议跟产测工程师一起评估风险。
情况三：多层板内层测试
如果测试点放在内层，需要开窗。这时候距离规则要按外层焊盘来算，不能按内层走线算。我见过有人把内层测试点焊盘画得很大，结果外层开窗后跟旁边的走线短路了。
个人习惯：每次布局完测试点，我会把板子导出为 3D 模型，在 3D 视图下检查一遍。尤其是高元件旁边的测试点，3D 视图能直观看到探针压接路径上有没有障碍物。这个习惯帮我避免过至少三次返工。
好了，测试点的三个核心距离规则就讲到这里。记住一句话：间距留大不后悔，留小两行泪。产测阶段的问题，十有八九是布局阶段埋下的雷。你在设计时多花十分钟检查间距，产线就能少花两天改夹具。