反射与端接（上）：反射的形成机理、过冲与下冲、振铃现象
各位好，欢迎来到第四讲。今天咱们聊聊反射——这个让无数SI工程师半夜惊醒的话题。
反射这东西，说白了就是信号在传输路径上遇到了“阻抗突变”，一部分能量被弹了回来。我刚开始做高速设计那会儿，总觉得反射是玄学，直到有一次在实验室盯着示波器上的振铃波形发呆……嗯，从那以后我再也不敢轻视它了。
反射是怎么形成的？
想象一下，你在一根水管里推水。如果水管粗细均匀，水就顺畅地流。突然管子变细了，一部分水就会被弹回来——这就是反射。
在电路中，信号沿着传输线前进，每时每刻都“看到”一个瞬时阻抗。这个阻抗如果和驱动端的输出阻抗不匹配，或者和接收端的输入阻抗不匹配，反射就发生了。
反射系数 Γ 是衡量反射强度的关键参数：
Γ = (Z_load - Z_0) / (Z_load + Z_0)其中 Z_load 是负载阻抗，Z_0 是传输线的特性阻抗。
关键理解：
- Γ = 0：完美匹配，无反射（理想情况）
- Γ = 1：开路，全反射（信号全弹回来）
- Γ = -1：短路，全反射（极性反转）
- 0 < |Γ| < 1：部分反射（大多数实际情况）
我个人习惯把反射系数看作一面“镜子”。Γ 越接近 0，这面镜子就越模糊，信号就“看不见”自己的影子。
过冲与下冲
过冲和下冲是反射最直观的表现形式。
过冲：信号电压超过了目标高电平。比如 3.3V 的 CMOS 信号，一下子冲到 4.2V。
下冲：信号电压跌到了目标低电平以下。比如本该是 0V，结果掉到 -0.8V。
为什么会这样？
信号从驱动端出发，到达接收端时如果遇到高阻抗（比如 CMOS 输入），反射系数 Γ 接近 +1。反射波叠加到原信号上，电压就“冒顶”了。反过来，遇到低阻抗（比如某些端接电阻），反射系数为负，信号就被“拉过头”。
注意：过冲超过芯片的绝对最大额定值，会直接烧毁输入保护二极管。我在一个 DDR3 项目中就遇到过，过冲 200mV 持续了 2ns，结果内存控制器挂了三个。排查了两天才找到根因。
振铃现象
振铃，就是信号在驱动端和接收端之间来回反射，形成一串衰减振荡。示波器上看，像是一根绳子被抖了一下，余波未平。
振铃的典型特征：
- 频率由传输线的电气长度决定
- 幅度逐次衰减（因为每次反射都有损耗）
- 持续时间取决于 Q 值（品质因数）
振铃的危害很大。它会造成：
- 误触发：逻辑电平在阈值附近来回跳变
- 时序违规：信号稳定时间被拉长
- EMI 超标：高频振荡辐射出去
我曾经调试过一个 PCIe 参考时钟的振铃问题。时钟信号在上升沿之后振了三个周期，导致下游 PLL 失锁。最后发现是走线阻抗 50Ω 和接收端内部端接 100Ω 不匹配造成的。加了个 50Ω 到地的电阻，振铃立刻消失。
反射的时域分析
用 TDR（时域反射计）看反射最直观。TDR 发射一个快沿脉冲，然后观察反射回来的波形。
| 反射波形特征 | 对应阻抗变化 | 典型场景 |
|---|---|---|
| 正反射（上升） | 阻抗变大 | 开路、过孔、拐角 |
| 负反射（下降） | 阻抗变小 | 短路、电容焊盘、分支 |
| 多次反射 | 多处阻抗不连续 | 长桩线、多负载 |
我建议每个 SI 工程师都学会看 TDR 波形。它就像电路的“X光片”，一眼就能看出哪里有问题。
反射的定量计算
咱们来看一个实际例子。假设驱动端输出阻抗 10Ω，传输线特性阻抗 50Ω，接收端输入阻抗 1MΩ（近似开路）。
第一步：计算驱动端反射系数
Γ_source = (10 - 50) / (10 + 50) = -40 / 60 = -0.667第二步：计算接收端反射系数
Γ_load = (1M - 50) / (1M + 50) ≈ 0.9999 ≈ 1信号从驱动端出发，幅度设为 1V。到达接收端时，反射系数 ≈ 1，反射波幅度 ≈ 1V。叠加后接收端电压 ≈ 2V（过冲 100%）。
反射波回到驱动端，遇到 Γ_source = -0.667，再次反射，幅度变为 1V × (-0.667) = -0.667V。这个负反射波又传向接收端……
如此反复，就形成了振铃。
小技巧：用 bounce diagram（反弹图）可以直观地追踪每次反射。我习惯在纸上画一条时间轴，标出每次反射的时间和幅度，比纯计算好理解得多。
反射的直观理解——SVG 框架图
下面这张图展示了反射的完整过程。从驱动端到接收端，信号在阻抗不连续点发生反射，来回振荡直到稳定。
反射的工程影响
反射不只是理论问题，它在实际项目中会带来实实在在的麻烦。
| 现象 | 典型后果 | 我见过的案例 |
|---|---|---|
| 过冲 | 击穿输入级、触发 ESD 结构 | 某 FPGA 的 BANK 电压被过冲打穿，整片报废 |
| 下冲 | 逻辑误判、时钟抖动 | DDR 数据线下冲导致读操作 CRC 错误 |
| 振铃 | 多次触发、EMI 超标 | SPI 时钟振铃导致从机多采一个 bit |
| 台阶效应 | 建立时间不足 | 高速 ADC 采样数据跳变不稳定 |
避坑指南：我曾经在一个 1GHz 时钟线上看到过冲达到 800mV，设计工程师说“芯片手册写最大 1.2V，没事”。结果高低温测试时，低温下过冲飙到 1.35V，芯片批量失效。记住：手册给的极限值通常留有余量，但别去挑战它。
反射的初步判断方法
在没有 TDR 的情况下，怎么判断反射问题？
- 看波形形状：过冲/下冲明显，振铃频率固定，多半是反射。
- 量振铃周期：用示波器量相邻两个波峰的时间差。这个时间等于 2 倍的传输线延迟。反过来可以推算反射点的位置。
- 改变驱动强度：如果调低驱动电流后过冲减小，说明是驱动端阻抗不匹配。
- 加串联电阻：在驱动端串一个 22Ω 或 33Ω 电阻，如果振铃明显改善，基本确认是反射。
我记得有一次远程帮客户定位问题，他们没 TDR，我就让他们用示波器量振铃周期。算出来反射点距离驱动端 3.8 英寸，结果发现是一个过孔造成的阻抗不连续。加了个地过孔在旁边，问题解决。
小结
反射是信号完整性的基础问题，也是很多复杂问题的根源。理解反射的形成机理，学会识别过冲、下冲和振铃，是每个 SI 工程师的基本功。
这一讲我们只讲了“是什么”和“为什么”。下一部分我们会深入讨论怎么解决反射——也就是端接技术。到时候我会分享一些实战中的端接选型经验和踩过的坑。