传输线理论（上）：传输线的基本概念、特性阻抗、传播延迟、反射系数
各位好，欢迎来到第二章。
这一章，我们聊聊传输线。说实话，很多刚入行的工程师觉得传输线理论太抽象，不就是一根导线吗？能有多复杂？嗯，我当年也这么想。直到有一次调试一块高速背板，眼图完全闭合，折腾了三天，最后发现罪魁祸首就是一段没按传输线处理的走线。从那以后，我再也不敢小看这根「线」了。
1. 什么是传输线？
先问一个问题：一根导线，什么时候算传输线？
答案很简单——当信号的上升时间足够快，以至于你不能再把它当成一个理想的短路点时，它就是传输线。
我个人习惯用一个经验法则来判断：如果走线长度 > 信号上升时间对应的电气长度的 1/6，就必须按传输线来处理。举个例子，一个 1ns 上升沿的信号，在 FR4 板材上传播速度大约是 6 in/ns，那么 1/6 就是 1 英寸。也就是说，只要走线超过 1 英寸，你就得认真对待它了。
2. 特性阻抗（Z₀）—— 传输线的灵魂
特性阻抗，可能是传输线理论里最重要的概念。它不是什么玄学，说白了就是：信号在传输线上传播时，感受到的瞬时阻抗。
公式很简单：
Z₀ = √(L/C)其中 L 是单位长度电感，C 是单位长度电容。注意，这个阻抗和直流电阻完全不是一回事。它只取决于传输线的几何结构和材料特性，和线长无关。
我在项目中遇到过最典型的坑：有人把特性阻抗当成直流电阻来测，拿万用表一量，发现只有几欧姆，就以为设计没问题。结果板子上电后，信号反射得一塌糊涂。记住，特性阻抗是高频概念，万用表测不出来。
| 传输线类型 | 典型 Z₀（Ω） | 常见应用 |
|---|---|---|
| 微带线（Microstrip） | 50 ± 10% | PCB 表层走线 |
| 带状线（Stripline） | 50 ± 10% | PCB 内层走线 |
| 共面波导（CPW） | 50 / 75 | 射频电路 |
| 双绞线 | 100 / 120 | 差分信号（USB、以太网） |
3. 传播延迟（Td）—— 信号不是瞬间到达的
信号在传输线上传播需要时间，这个时间就是传播延迟。它由介电常数决定：
Td = √(εr) / c其中 c 是光速（约 3×10⁸ m/s），εr 是相对介电常数。对于 FR4 板材，εr 大约在 4.2 左右，所以传播速度大约是光速的一半。
嗯，这里要注意：传播延迟和走线长度成正比。我见过有人做时序分析时，只算了门延迟，完全忽略了走线延迟。结果高速信号到达接收端的时间比预期晚了几个纳秒，导致建立时间违例。这种问题在低速时无所谓，但在 GHz 级别，走线延迟必须算进去。
举个例子：一条 6 英寸的 FR4 走线，传播延迟大约是：
Td = 6 in × 85 ps/in ≈ 510 ps对于 1Gbps 的信号，一个 bit 的宽度是 1ns，这 510ps 的延迟已经占了半个 bit 周期。你想想看，如果不考虑它，时序怎么可能收敛？
4. 反射系数（Γ）—— 信号的回声
反射，是传输线问题的根源。当信号遇到阻抗不连续点时，一部分能量会继续向前，另一部分会被反射回来。反射系数 Γ 描述了这种反射的强弱：
Γ = (Z_load - Z₀) / (Z_load + Z₀)其中 Z_load 是负载阻抗，Z₀ 是传输线的特性阻抗。
- Γ = 0：完美匹配，无反射。这是理想情况。
- Γ = 1：开路，信号全反射。
- Γ = -1：短路，信号全反射且极性反转。
- 0 < |Γ| < 1：部分反射，这是实际中最常见的情况。
5. 知识体系总览
下面这张图，是我自己总结的传输线理论核心逻辑。你可以把它当成一个思维导图来用：
6. 小结与实战建议
这一章的内容，说白了就是四个关键词：传输线、特性阻抗、传播延迟、反射系数。它们之间环环相扣，缺一不可。
最后，给你几个实战建议：
- 设计阶段： 用阻抗计算工具（如 Polar SI9000）提前算好目标阻抗，别等板子回来再后悔。
- 仿真阶段： 用 TDR 仿真检查走线阻抗是否连续，重点关注过孔、连接器、BGA 扇出区域。
- 测试阶段： 如果眼图有异常，先测反射，再查损耗。反射问题通常比损耗问题更容易定位。