4. 边界扫描（JTAG/Boundary Scan）：IEEE 1149.1标准、TAP控制器、BSDL文件、板级测试应用

边界扫描，圈内人通常直接叫它 JTAG。这玩意儿在 DFT 里属于“老大哥”级别的技术，从 1990 年 IEEE 1149.1 标准发布到现在，几乎所有的数字芯片都离不开它。

说白了，JTAG 就是给芯片装了一套“体外诊断系统”。你想想看，芯片焊到板子上之后，管脚被焊锡盖住了，示波器探针也戳不进去。这时候怎么测？靠 JTAG。它通过几条专用的测试引脚，就能把芯片内部和管脚之间的通路摸得一清二楚。

我个人习惯把 JTAG 比作芯片的“后门”。正常工作时它完全透明，一旦进入测试模式，你就可以通过这个后门控制每一个管脚的电平，或者读取每一个管脚的状态。这个能力在板级调试时简直是救命稻草。

核心价值一句话： JTAG 让你在不拆焊、不飞线的情况下，对 PCB 上所有支持 1149.1 的芯片进行互联测试和故障定位。

4.1 IEEE 1149.1 标准的核心架构

标准定义了一套非常清晰的架构。每个支持 JTAG 的芯片内部，都必须包含以下几个部分：

  • TAP（Test Access Port）控制器：一个 16 状态的有限状态机，负责解析 JTAG 指令和数据。
  • 指令寄存器（IR）：用来存放当前要执行的测试指令。
  • 数据寄存器（DR）：一组寄存器，包括边界扫描寄存器（BSR）、旁路寄存器（Bypass Register）、IDCODE 寄存器等。
  • 边界扫描单元（BSC）：每个 I/O 管脚上都串联一个这样的单元，它是实现“扫描”的最小单元。

嗯，这里要注意，边界扫描单元是插在芯片内部逻辑和外部管脚之间的。正常模式下，它只是透明地传递信号；测试模式下，它可以被设置为“捕获”管脚上的信号，或者“更新”管脚上的电平。

4.2 TAP 控制器：16 状态的状态机

TAP 控制器是整个 JTAG 的大脑。它由 TCK（测试时钟）驱动，通过 TMS（测试模式选择）信号控制状态跳转。我刚开始学的时候，觉得这 16 个状态记起来很麻烦，后来发现其实只需要记住几个关键路径就行。

下面这张图是我自己整理的 TAP 控制器状态机，你重点关注从“Test-Logic-Reset”到“Shift-DR”和“Shift-IR”这两条路径就行。

TAP 控制器状态机（IEEE 1149.1） TAP 控制器 16 状态状态机 Test-Logic-Reset Run-Test/Idle Select-DR-Scan Select-IR-Scan Capture-DR Shift-DR Exit1-DR Pause-DR Exit2-DR Update-DR Capture-IR Shift-IR Exit1-IR Pause-IR Exit2-IR Update-IR TMS=0 TMS=1 TMS=1 TMS=0 TMS=0 TMS=0 TMS=1 TMS=0 TMS=1 TMS=1 TMS=0 TMS=0 TMS=1 TMS=0 TMS=1 TMS=1 TMS=0 核心路径：Reset → Idle → Select-DR → Shift-DR

操作流程其实很简单：

  1. 先把 TAP 状态机走到 Shift-IR，把要执行的指令（比如 EXTEST、SAMPLE）扫进指令寄存器。
  2. 然后走到 Shift-DR，把测试数据扫进对应的数据寄存器。
  3. 最后走到 Update-DR，把数据更新到管脚上，同时观察响应。

我曾经在一个项目中遇到过 TAP 控制器时序不收敛的问题。原因是 TCK 频率太高，而 TMS 信号在 PCB 上走线太长导致建立时间不够。后来把 TCK 从 50MHz 降到 20MHz，问题就解决了。所以 JTAG 的 TCK 频率不是越高越好，得看板级信号质量。

4.3 边界扫描寄存器（BSR）的工作模式

边界扫描寄存器是 JTAG 的核心数据寄存器。每个 I/O 管脚对应一个 BSC 单元，这些单元串联成一条扫描链。标准定义了三种基本工作模式：

模式 指令 作用 典型应用场景
外部测试 EXTEST 通过 BSC 向管脚输出测试向量，并捕获相邻芯片的响应 PCB 互联测试（开路/短路）
内部测试 INTEST 通过 BSC 向芯片内部逻辑施加测试向量 芯片内部逻辑的静态测试
采样测试 SAMPLE/PRELOAD 在不影响正常功能的前提下，捕获管脚当前状态 板级信号观测、预加载数据
旁路模式 BYPASS 将 TDI 直接连接到 TDO，跳过本芯片 链上其他芯片的快速访问
实战技巧： 我建议你在做板级测试时，先用 SAMPLE 指令拍一张“快照”，看看各管脚在正常上电后的状态。这能帮你快速判断芯片是否已经正确初始化，避免后续测试向量被错误的初始状态干扰。

4.4 BSDL 文件：芯片的 JTAG 身份证

BSDL（Boundary Scan Description Language）文件是 IEEE 1149.1 标准定义的描述文件。它用 VHDL 语法描述了芯片的 JTAG 特性，包括：

  • TAP 控制器的指令集和指令长度
  • 边界扫描寄存器的长度和每个 BSC 单元的位置
  • 每个管脚的编号、类型（输入/输出/双向）
  • IDCODE 寄存器的值

说白了，BSDL 就是芯片的 JTAG 身份证。测试工具（比如 JTAG 编程器、边界扫描测试仪）就是靠这个文件才知道怎么跟芯片“对话”的。

下面是一个简化的 BSDL 片段，展示了如何描述一个边界扫描单元：

-- BSDL 片段示例
entity my_chip is
  generic (PHYSICAL_PIN_MAP : string := "DIP40");
  port (
    TDI : in bit;
    TDO : out bit;
    TMS : in bit;
    TCK : in bit;
    -- 功能管脚
    DATA_BUS : inout bit_vector(7 downto 0);
    ADDR_BUS : out bit_vector(15 downto 0)
  );
end my_chip;

-- 边界扫描寄存器描述
attribute BOUNDARY_LENGTH of my_chip : entity is 32;
attribute BOUNDARY_REGISTER of my_chip : entity is
  -- cell_num, cell_type, port_id, function, safe_bit, disable, control
  "0 (BC_1, DATA_BUS(0), input, X, 0, 0)," &
  "1 (BC_1, DATA_BUS(0), output2, X, 0, 0)," &
  "2 (BC_1, DATA_BUS(0), control, 1, 0, 0)," &
  -- ... 其他单元
  "31 (BC_1, ADDR_BUS(15), output3, X, 0, 0)";
避坑指南： 我曾经遇到过 BSDL 文件与实际芯片不匹配的情况。芯片厂商给的 BSDL 文件里，某个双向管脚的 control cell 编号写错了，导致测试时该管脚始终处于高阻态。从那以后，我拿到 BSDL 文件的第一件事就是对照芯片数据手册，逐管脚核对 BSC 单元的配置。千万别偷懒，这个坑踩一次就够你受的。

4.5 板级测试应用：从芯片到系统

JTAG 在板级测试中的应用，我个人认为是最能体现其价值的地方。主要有以下几个场景：

4.5.1 互联测试（Interconnect Test）

这是最常用的功能。通过 EXTEST 指令，你可以让芯片 A 的某个输出管脚输出一个逻辑 1，然后让芯片 B 的对应输入管脚捕获这个值。如果捕获到的值不是 1，那说明这两点之间的 PCB 走线有问题——可能是开路、短路，或者焊接不良。

我做过一个项目，板上有 8 颗 FPGA 通过高速总线互联。板子回来后功能不稳定，用示波器查了半天没头绪。后来用 JTAG 跑了一遍互联测试，发现其中一条地址线在 BGA 焊盘处有微小的冷焊。这种故障用肉眼根本看不出来，但 JTAG 一测就现原形。

4.5.2 板级诊断与故障隔离

当板级功能测试失败时，JTAG 可以用来快速定位故障点。你可以把 JTAG 链上的所有芯片都设置为 BYPASS 模式，只保留目标芯片，然后单独测试它的管脚状态。这种“逐个排除”的方法，比拿着万用表到处戳效率高得多。

4.5.3 在线编程与调试

很多 CPLD、FPGA 和 Flash 存储器都支持通过 JTAG 接口进行在线编程。你只需要一个 JTAG 编程器，就能在板子上直接烧录固件，不需要把芯片拆下来。我记得有一次客户现场需要紧急升级固件，就是靠 JTAG 远程搞定的，省去了出差跑一趟的麻烦。

4.6 JTAG 链的设计注意事项

当多颗芯片共用一条 JTAG 链时，有几个设计要点必须注意：

  • 链的顺序：TDI 到 TDO 的连接顺序决定了芯片在链中的位置。BSDL 文件里需要明确指定这个顺序。
  • TCK 信号质量：TCK 是时钟信号，在链上所有芯片之间必须保证信号完整性。我建议在 TCK 上串联一个 22Ω 的电阻来抑制反射。
  • TMS 信号：TMS 是状态控制信号，所有芯片的 TMS 可以并联在一起，因为 TAP 状态机是同步的。
  • TRST 信号（可选）：有些芯片提供 TRST 引脚，用于异步复位 TAP 控制器。如果不用，建议将其上拉到 VCC 或下拉到 GND，避免浮空。
链设计黄金法则： 确保链上所有芯片的 TCK 和 TMS 信号路径延迟尽量一致。如果某颗芯片离 JTAG 连接器特别远，它的 TCK 和 TMS 可能会比其他芯片晚到几个纳秒，导致状态机不同步。这时候就需要在 PCB 上做等长走线，或者降低 TCK 频率。

4.7 常见故障与排查方法

最后，分享几个我在实际调试中遇到的 JTAG 故障案例：

故障现象 可能原因 排查方法
TDO 始终为高或低 JTAG 链断开，或某颗芯片的 TDO 引脚虚焊 用万用表测量 TDI 到 TDO 的通断
IDCODE 读出来全是 0 或全是 1 TAP 控制器未正确复位，或 TCK 信号质量差 检查 TRST 引脚电平，降低 TCK 频率
链上部分芯片无法识别 某颗芯片的 TMS 或 TCK 信号延迟过大 检查 PCB 走线长度，尝试降低 TCK 频率
边界扫描测试结果不稳定 电源噪声或地弹导致信号抖动 在 JTAG 连接器附近增加去耦电容

嗯，JTAG 这部分内容就讲到这里。它虽然是个老技术，但直到今天，在芯片级和板级测试中依然是不可或缺的工具。你只要把 TAP 状态机、BSDL 文件、以及几种核心指令搞明白，大部分 JTAG 相关的问题都能迎刃而解。

← 上一章 📖 返回目录 下一章 →