传输线理论基础：从集总参数到分布参数
各位工程师朋友，咱们今天聊聊传输线。说实话，很多刚接触高速PCB设计的同学，第一道坎就卡在这儿。我当年也一样，觉得不就是一根走线嘛，能有什么玄学？直到第一次调试DDR3的时候，波形惨不忍睹，才老老实实回来补课。
传输线理论，说白了就是回答一个问题：当信号频率高到一定程度，导线还是不是一根理想的导线？答案显然是否定的。这时候，我们就得从集总参数模型切换到分布参数模型。
核心观点：传输线不是一根简单的导线，而是一个由无数微小的R、L、C、G单元级联而成的分布式网络。信号在传输线上是以电磁波的形式传播的。
2.1 从集总参数到分布参数：什么时候该换脑子？
先问大家一个问题：你画原理图的时候，是不是默认导线两端电压是同时变化的？在低频电路里，这个假设没问题。但频率一高，信号波长变短，导线长度跟波长可比了，就不能这么想了。
我个人习惯用一个简单的判据：当走线长度超过信号上升沿对应空间长度的1/6时，就必须用传输线模型。
举个例子，一个1ns上升沿的信号，它在PCB上的传播速度大约是15cm/ns（FR4板材）。那么1/6波长就是15cm ÷ 6 ≈ 2.5cm。也就是说，只要走线超过2.5cm，你就得把它当传输线处理。是不是比想象中短很多？
| 参数 | 集总参数模型 | 分布参数模型 |
|---|---|---|
| 适用条件 | 走线长度 << 信号波长 | 走线长度 ≥ 信号波长的1/6 |
| 基本假设 | 导线无延迟，电压同时变化 | 信号以波的形式传播，有延迟 |
| 等效模型 | 单个RLC电路 | 无限级联的RLCG单元 |
| 典型应用 | 低频模拟、低速数字（<10MHz） | 高速数字（DDR、SerDes）、射频 |
避坑指南：我曾经见过一个项目，工程师用10cm长的走线跑100MHz时钟，还按集总参数算负载。结果板子回来，时钟沿变缓、过冲严重。一查，走线长度已经超过波长的1/6了。所以，别凭感觉，算一下再决定。
2.2 传输线的分布参数模型
传输线的分布参数模型，就是把一根导线切成无数小段，每一段都有四个基本参数：
- R（电阻）：单位长度的导体电阻，跟材料、截面、温度有关。
- L（电感）：单位长度的自感和互感，决定了信号传播速度。
- C（电容）：单位长度导体间的电容，影响特性阻抗。
- G（电导）：单位长度介质漏电导，通常很小，高频时不可忽略。
你想想看，信号每走过一小段，都会遇到这些寄生参数。它们共同决定了信号在传输线上的行为。这就是为什么高速信号不能简单看成“从A点到B点”，而是一个波在介质中传播的过程。
下面这张图，展示了传输线的分布参数模型结构：
2.3 特性阻抗：传输线的“身份证”
特性阻抗，符号Z₀，是传输线最重要的参数。它不是一个电阻值，而是传输线上行波电压与行波电流的比值。单位也是欧姆，但跟直流电阻完全是两码事。
对于无损传输线（R=0，G=0），特性阻抗的公式很简单：
Z₀ = √(L / C)其中L是单位长度电感，C是单位长度电容。你想想看，只要线宽、线距、介质厚度和介电常数定了，Z₀就定了。这就是为什么PCB叠层设计那么重要。
| PCB结构 | 典型Z₀范围 | 常见应用 |
|---|---|---|
| 微带线（外层） | 50Ω ± 10% | 单端信号、射频 |
| 带状线（内层） | 50Ω ± 10% | 高速数字、DDR |
| 差分微带线 | 100Ω ± 10% | USB、HDMI、PCIe |
| 共面波导 | 50Ω / 75Ω | 射频、天线 |
个人经验：我习惯在PCB设计初期就跟板厂确认叠层，让他们提供阻抗计算表。别等到Layout完了才发现阻抗不对，那时候改起来就痛苦了。另外，50Ω不是绝对的，有些场合用75Ω或100Ω，但50Ω是业界最通用的标准。
2.4 传播延迟：信号到底跑多快？
信号在PCB上不是光速传播的。因为介质的存在，信号速度会变慢。传播延迟就是信号走单位长度需要的时间。
公式也很简单：
Tpd = √(εr) / c其中εr是介质的相对介电常数，c是光速（3×10⁸ m/s）。对于FR4板材，εr大约4.2，那么Tpd ≈ 6.8 ps/mm。也就是说，信号每走1mm，就延迟6.8ps。
你想想看，如果一根DDR3数据线长了10mm，延迟就多了68ps。在800MHz的DDR3里，一个UI（单位间隔）才1.25ns，68ps的偏差已经不能忽略了。这就是为什么等长布线那么重要。
关键点：传播延迟由介质决定，跟线宽、铜厚关系不大。想降低延迟，就用低介电常数的板材（如Rogers、Megtron）。但成本会高很多，一般只在高速SerDes或射频板上用。
2.5 回波损耗：信号反射的“照妖镜”
回波损耗，英文Return Loss，单位dB。它衡量的是信号在传输线上遇到阻抗不连续时，有多少能量被反射回来。
公式：
RL = -20 × log10(|Γ|)其中Γ是反射系数，Γ = (Z_load - Z₀) / (Z_load + Z₀)。
如果负载阻抗Z_load等于特性阻抗Z₀，Γ=0，回波损耗无穷大，没有反射。如果Z_load开路（无穷大），Γ=1，回波损耗0dB，信号全反射。如果Z_load短路（0Ω），Γ=-1，回波损耗也是0dB，信号也全反射，只是相位反了。
| 负载状态 | 反射系数 Γ | 回波损耗 RL | 实际影响 |
|---|---|---|---|
| 匹配（Z_load = Z₀） | 0 | ∞ dB | 无反射，信号完整传输 |
| 开路（Z_load = ∞） | 1 | 0 dB | 全反射，过冲严重 |
| 短路（Z_load = 0） | -1 | 0 dB | 全反射，反相，信号畸变 |
| 失配（Z_load ≠ Z₀） | 0 ~ ±1 | 有限值 | 部分反射，振铃、过冲 |
避坑指南：我曾经调试一块FPGA板，发现时钟线上有严重的振铃。用TDR（时域反射计）一测，发现走线经过一个过孔时阻抗从50Ω跳到了70Ω。虽然只有20Ω的偏差，但反射已经足够让时钟沿变差。后来在过孔周围加了一圈回流地过孔，把阻抗降回来了。所以，每一个过孔、每一个拐角、每一个分支，都是潜在的反射源。
2.6 本章小结：传输线理论的三个核心
好了，这一章的内容就这些。我帮你捋一下重点：
- 什么时候用传输线模型？走线长度超过信号上升沿对应空间长度的1/6时，必须用分布参数模型。
- 特性阻抗Z₀是传输线的固有属性，由几何结构和介质决定。设计时一定要跟板厂确认叠层。
- 传播延迟Tpd由介质介电常数决定，是等长布线的理论基础。
- 回波损耗RL反映阻抗匹配程度，RL越大越好，一般要求大于15dB。
这些概念是信号完整性分析的基石。你理解了它们，后面讲端接、串扰、损耗的时候，就会轻松很多。嗯，今天就到这儿，下次见。