3、传输线理论（下）：微带线与带状线、差分对、串扰的物理机制
上一讲我们把传输线的核心参数聊透了。这一讲，咱们来点更实在的——看看实际PCB上那些走线到底长什么样，以及信号之间是怎么互相“打架”的。
说实话，我早年刚入行时，觉得信号完整性就是算算阻抗、调调端接。直到有一次，一个高速背板项目在实验室死活过不了眼图模板，排查了三天，最后发现是两根挨得太近的微带线在“隔空传话”。从那以后，我对传输线的物理结构再也不敢马虎了。
3.1 微带线与带状线：PCB上的两种“高速公路”
PCB上的传输线，按物理结构分，最常见的就是两种：微带线和带状线。你想想看，它们就像城市里的高架路和地下隧道，各有各的脾气。
3.1.1 微带线（Microstrip）
微带线长什么样？就是走线在PCB表层，下面紧挨着参考平面（通常是GND层），上面是空气（或者绿油）。
- 结构特点：走线暴露在空气中，电磁场一部分在介质里，一部分在空气里。
- 有效介电常数：因为电场穿过了两种介质（空气和FR4），所以它的等效介电常数介于1和FR4的介电常数之间。我一般估算时，会取FR4介电常数的0.8~0.9倍。
- 阻抗控制：微带线的阻抗对线宽和介质厚度非常敏感。我记得有一次做阻抗测试，板厂反馈说阻抗偏低了5Ω，一查是介质厚度压薄了0.1mm。嗯，这就是微带线的“敏感体质”。
微带线的典型应用场景：表层走线、射频前端、对成本敏感的设计。但要注意，它对外部干扰是“敞开的”，容易辐射也容易被干扰。
3.1.2 带状线（Stripline）
带状线就“低调”多了。它被夹在两个参考平面之间，上下都是介质，完全被包裹起来。
- 结构特点：走线埋在PCB内层，上下都有完整的参考平面。
- 有效介电常数：电场完全在介质中，所以有效介电常数就等于板材的介电常数。计算起来更直接，也更稳定。
- 阻抗控制：带状线的阻抗对线宽和上下介质厚度的对称性要求很高。如果上下介质厚度不一致，阻抗会偏移，而且容易引入共模噪声。
我的个人习惯：对于10Gbps以上的高速信号，我优先选择带状线。虽然它过孔多、成本高，但屏蔽性好，串扰也小得多。代价就是——你得多打几个过孔，而且走线不能太密，否则层间耦合会让你头疼。
3.1.3 微带线与带状线的对比
| 特性 | 微带线 | 带状线 |
|---|---|---|
| 物理位置 | PCB表层 | PCB内层 |
| 参考平面 | 单层（下方） | 双层（上下） |
| 电磁屏蔽 | 较差，易辐射 | 优秀，屏蔽性好 |
| 阻抗稳定性 | 受绿油、空气影响 | 稳定，受工艺影响小 |
| 典型应用 | 射频、低速/中速信号 | 高速数字信号（>5Gbps） |
| 成本 | 低 | 高（需要更多层） |
3.2 差分对：为什么它比单端更“抗造”？
差分信号，说白了就是一对走线，一根传正信号，一根传负信号，接收端只看它们的差值。你可能会问：这不是多此一举吗？
其实不然。我做过一个项目，板子上的时钟信号频率是1GHz，单端走线时，眼图抖动大得离谱。换成差分对之后，眼图瞬间干净了。为什么？因为差分对天生就有“共模抑制”能力——外界噪声同时耦合到两根线上，一减就没了。
3.2.1 差分对的阻抗
差分对有两个关键阻抗：奇模阻抗和偶模阻抗。
- 奇模阻抗：两根线走相反信号时，每根线对地的阻抗。这就是我们常说的差分阻抗（通常为100Ω或90Ω）。
- 偶模阻抗：两根线走相同信号时，每根线对地的阻抗。这个值一般比奇模阻抗大。
我习惯用一句话记：差分阻抗 = 2 × 奇模阻抗。但要注意，这只是近似，实际计算时还要考虑线间距的耦合效应。
3.2.2 差分对的布线要点
差分对布线，说白了就三个字：等长、等距、共参考。
- 等长：两根线的长度差要尽量小，否则会产生时序偏差（skew）。我一般要求长度差控制在5mil以内，对于10Gbps以上的信号，甚至要控制在1mil以内。
- 等距：线间距要保持恒定，否则阻抗会变化。我曾经见过一个设计，差分对在BGA区域被挤得歪歪扭扭，结果眼图直接闭合了。
- 共参考：两根线必须共享同一个参考平面。如果一根线跨分割了，另一根没跨，那共模噪声会大得吓人。
避坑指南：我曾经在一个8层板设计中，把差分对的两根线分别参考了不同的GND层。结果仿真时发现共模辐射超标了15dB。后来把参考平面统一，问题才解决。记住：差分对的参考平面必须是连续的、完整的。
3.3 串扰的物理机制：信号是怎么“串门”的？
串扰，说白了就是一根线上的信号，通过电磁场耦合到了旁边的线上。你想想看，两根走线挨得那么近，就像两个人并排走路，一个人说话，另一个人肯定能听见。
3.3.1 串扰的两种耦合方式
串扰主要来自两种耦合：容性耦合和感性耦合。
- 容性耦合：两根线之间存在寄生电容。当一根线上的电压变化时，会通过这个电容在另一根线上感应出电流。说白了，就是“电场串门”。
- 感性耦合：两根线之间存在互感。当一根线上的电流变化时，会在另一根线上感应出电压。说白了，就是“磁场串门”。
在实际PCB中，这两种耦合是同时存在的。我一般用一句话总结：近端串扰看容性，远端串扰看感性。当然，这只是一个粗略的规律，具体还要看走线的长度和频率。
3.3.2 串扰的影响因素
串扰的大小，主要取决于以下几个因素：
| 因素 | 影响趋势 | 我的经验值 |
|---|---|---|
| 线间距 | 间距越大，串扰越小 | 建议≥3倍线宽 |
| 走线长度 | 长度越长，串扰越大 | 超过1/4波长时需特别注意 |
| 信号频率 | 频率越高，串扰越大 | 每倍频约增加6dB |
| 参考平面 | 参考平面越完整，串扰越小 | 避免跨分割 |
| 介质厚度 | 介质越薄，串扰越大 | 高速设计选较厚介质 |
3.3.3 如何抑制串扰？
抑制串扰，说白了就是“拉开距离、加屏蔽、减耦合”。我常用的方法有：
- 增大线间距：这是最直接的方法。我一般要求线间距≥3倍线宽，对于高速信号，甚至做到5倍以上。
- 加地线隔离：在敏感信号之间加一条GND走线，可以显著降低串扰。但要注意，地线两端要打过孔到GND平面，否则会变成“天线”。
- 减少平行长度：如果两条线必须挨着走，尽量缩短它们平行的长度。我习惯在布线时，让高速信号尽量走短、走直。
- 使用带状线：带状线有上下两个参考平面，串扰比微带线小得多。对于敏感信号，我强烈建议走内层。
我的一个小技巧：在布线时，我会把高速信号和低速信号分层走。比如，把时钟和DDR走内层，把I2C和GPIO走表层。这样即使表层串扰大，也不会影响到关键信号。
3.4 本章知识体系：一张图看懂
说了这么多，咱们来一张图总结一下。这张图把微带线、带状线、差分对和串扰的核心逻辑串起来了。
这张图把本章的核心内容串起来了。你从中心节点“传输线物理结构”出发，往左是微带线，往右是带状线，中间是差分对，下面是串扰。每个分支都列出了关键特性。嗯，我个人觉得，这张图比看一千字文字都管用。
好了，这一讲就到这里。记住：微带线和带状线是PCB上的“高速公路”，差分对是“抗干扰神器”，串扰是“隐形杀手”。下次画板子时，多想想它们，你的信号完整性会好很多。