2、去耦电容的布局哲学：就近原则与回路最小化

去耦电容怎么摆？很多新手觉得——找个空地儿焊上不就完了？

嗯，我以前也这么干过。结果板子一上电，纹波大得吓人，芯片动不动就复位。后来才明白，电容放错位置，等于白放。

2.1 就近原则——不是随便找个“近”的地方

“就近”到底多近？我个人的经验是：电容到芯片电源引脚的走线，不要超过 2mm。超过这个距离，寄生电感就开始跟你作对了。

具体怎么做？我总结了三条硬规矩：

1. 同一面、紧挨着放——电容和芯片放在 PCB 同一层，电容本体紧贴芯片引脚焊盘。
2. 先小后大——0.1μF 的 MLCC 离引脚最近，10μF 的钽电容稍远一点，大电解电容放板边。
3. 过孔别乱打——如果必须打过孔，让电容的 GND 焊盘先打过孔到地平面，电源焊盘再打过孔到电源层。顺序反了，回路面积直接翻倍。

2.2 回路最小化——电流不会走直线

你想想看，高频电流走的是最小阻抗路径，不是最短物理路径。阻抗由电感和电阻共同决定，而电感跟回路面积成正比。

回路面积越大，电感越大，电压纹波越大。我曾经在一个 8 层板的项目中，就因为电容的 GND 过孔绕了个弯，导致 100MHz 的噪声超标 12dB。后来把过孔挪到电容焊盘正下方，问题直接解决。

2.3 布局的两种典型方案

根据芯片封装和板层结构，我通常用两种方案：

方案	适用场景	关键要点
同面紧贴	QFP、SOP 等引脚在四周的封装	电容放在芯片同一侧，紧挨电源引脚；GND 过孔打在电容焊盘旁边
背面正对	BGA、LGA 等底部焊盘封装	电容放在芯片背面，正对电源焊盘；GND 过孔打在电容焊盘正下方

我个人更推荐背面正对方案，尤其是 BGA。回路面积可以控制在 1mm² 以内，高频去耦效果最好。

2.4 一个反面案例

说个我踩过的坑吧。有次做一块 FPGA 板，芯片是 BGA484，电源引脚在芯片中心区域。我图省事，把 0.1μF 的电容全放在芯片四周，走线拉了 5~8mm。结果上电后，FPGA 内部 PLL 锁不住，时钟抖动超过 200ps。

查了两天才发现——去耦电容离得太远，回路面积太大，电源噪声直接耦合到 PLL 的模拟供电上。后来把电容改到背面，正对电源焊盘，抖动降到 30ps 以下。

2.5 知识体系图

下面这张图总结了去耦电容布局的核心逻辑：

2.6 总结几条实用规则

• 电容焊盘到芯片引脚，走线不超过 2mm——这是硬指标，别妥协。
• GND 过孔打在电容焊盘正下方或紧邻位置——别绕路，别共享过孔。
• 小电容优先，大电容靠后——0.1μF 紧贴，10μF 稍远，电解电容放板边。
• BGA 封装优先用背面电容——回路面积最小，效果最好。
• 每个电源引脚至少配一个 0.1μF 电容——别省，省了后面麻烦。