1、上电冲击的根源：浪涌电流与电压跌落
每次按下电源开关，或者给板子插上电，你猜发生了什么？
不是系统平稳启动，而是一场「电流海啸」。我做了十几年硬件，第一次用示波器抓上电波形时，着实吓了一跳——电流尖峰比稳态高了十几倍。这就是我们今天要聊的：浪涌电流和它带来的电压跌落。
1.1 浪涌电流是怎么冒出来的？
说白了，上电瞬间，板子上所有电容都处于「饿极了」的状态。尤其是电源输入端的大容量电解电容，它们内阻极低，上电那一刻相当于直接短路。
你想想看，一个 470µF 的电容，ESR 只有几十毫欧。12V 电源直接怼上去，瞬间电流能有多大？
浪涌电流估算公式：
I_surge ≈ V_in / ESR_total举例：12V 输入，总 ESR 为 100mΩ，浪涌电流 = 12 / 0.1 = 120A！
我在一个电机驱动项目里遇到过这种情况。板子一上电，保险丝直接炸了。查了半天，就是输入电容太大，又没有做软启动。嗯，从那以后，我设计电源入口都会先算一下浪涌电流。
1.2 浪涌电流的三大来源
不只是电容会惹祸。我总结了一下，上电冲击主要来自三个地方：
| 来源 | 原因 | 典型峰值 |
|---|---|---|
| 输入电容充电 | 大容量电解电容、钽电容瞬间充电 | 10~100A |
| IC 去耦电容 | 板级 0.1µF/1µF 电容同时充电 | 5~30A |
| 负载瞬态 | FPGA、DSP 等大电流器件初始化 | 2~20A |
注意，这些电流不是先后出现的，而是同时叠加的。所以总浪涌电流往往比你想象的大得多。
1.3 电压跌落：浪涌的「后坐力」
浪涌电流冲过去之后，第二个问题就来了——电压跌落。
为什么会这样？因为电源路径上有阻抗。电流越大，压降越大。公式很简单：
电压跌落公式：
ΔV = I_surge × (R_trace + R_connector + R_contact)我举个例子你就明白了。假设你的 PCB 走线有 50mΩ 的电阻，连接器接触电阻 20mΩ，总阻抗 70mΩ。浪涌电流 50A 冲过去，电压跌落就是：
ΔV = 50A × 0.07Ω = 3.5V如果你的电源是 5V，跌到 1.5V——芯片直接掉电复位。我在一个通信板卡上就吃过这个亏。板子插到背板上，每次上电都随机复位。最后发现是连接器接触电阻偏大，加上 PCB 走线太细，浪涌一来电压就崩了。
1.4 浪涌电流与电压跌落的「恶性循环」
更麻烦的是，这两个问题会互相加剧：
- 浪涌电流大 → 电压跌落严重
- 电压跌落 → 芯片工作不稳定，可能触发欠压保护
- 芯片重启 → 再次产生浪涌电流
- 循环往复，直到系统彻底挂掉
避坑指南：我曾经遇到一个产品，上电后反复重启，示波器一看就是典型的「浪涌-跌落-重启」死循环。最后加了缓启动电路才解决。所以设计时一定要把这两个问题一起考虑，不能只看一个。
1.5 知识体系：上电冲击的核心逻辑
下面这张图帮你理清本章的核心关系：
1.6 设计启示：从根源解决问题
理解了浪涌电流和电压跌落的根源，你就能明白：PCB 布局不是玄学，是物理。
我个人的设计习惯是，在原理图阶段就开始规划电源路径：
- 估算浪涌电流：根据电容总量和 ESR 粗算，留 2~3 倍余量
- 规划电源走线：关键路径用宽走线，至少 50mil 起步
- 预留缓启动位置：在电源入口预留热敏电阻或 MOS 管缓启动电路
- 考虑连接器：多 pin 并联降低接触电阻
小技巧：上电测试时，别只看稳态电压。用示波器抓一下上电瞬间的电流波形和电压波形，很多问题一眼就能看出来。我每次做新板子，第一件事就是测这个。