2. 传输线理论入门：传输线模型、特性阻抗、传播延迟、回波损耗
各位工程师朋友，咱们开始聊传输线。
说实话，我刚入行那会儿，觉得传输线理论就是书本上的东西。画PCB嘛，走线能通不就行了？直到有一次，一块DDR3板子跑533MHz死活不稳定，示波器一测，波形都快成正弦波了。老工程师过来看了一眼，说：“你这根地址线，走得太长了，末端反射都叠到中间去了。” 从那以后，我才真正意识到——高速信号，本质上就是在传输线上跑电磁波。不懂传输线，你连波形都看不懂。
2.1 传输线模型：从集总到分布
低频电路里，我们习惯把导线当成一根理想的短线。信号一秒钟跑几亿圈，走线长度才几厘米，根本不用考虑延迟。这叫集总参数模型。
但到了高速领域，情况变了。当信号的上升沿（比如0.5ns）在走线上传播时，走线的长度已经可以和信号波长相比拟了。这时候，走线就不再是“一根线”，而是一段分布参数网络。
我习惯把传输线想象成无数个微小的RLCG单元串联起来。每个单元都有：
- R：导体的串联电阻（趋肤效应会让它随频率变化）
- L：导体的串联电感（回路电感，很关键）
- C：导体间的并联电容（电场耦合）
- G：介质间的并联电导（漏电，通常很小）
你看，这就是传输线的分布参数模型。信号每往前走一小段dx，都要被这堆参数“折腾”一下。
判断标准：什么时候必须用传输线模型？
一个简单的经验法则：当走线长度 > 信号上升沿在介质中传播距离的 1/6 时，就必须考虑传输线效应。
公式：L_critical > (Tr / 6) * v，其中 v 是信号在PCB中的传播速度。
举个例子，一个上升沿Tr=1ns的信号，在FR4板材（介电常数约4.2）中传播速度大约是15cm/ns。那么临界长度就是 (1ns / 6) * 15cm/ns ≈ 2.5cm。也就是说，只要走线超过2.5厘米，你就得把它当成传输线来处理。嗯，这个长度在现在的板子上太常见了。
2.2 特性阻抗：传输线的“身份证”
传输线最核心的参数，就是特性阻抗 Z₀。它不是什么电阻值，而是传输线上行波电压与行波电流的比值。
公式很简单：
Z₀ = √( (R + jωL) / (G + jωC) )在无损耗的理想情况下（R=0, G=0），公式简化为：
Z₀ = √( L / C )说白了，特性阻抗只取决于传输线的几何结构和介质材料。跟走线长度没关系，跟信号频率也没关系（理想情况）。
我在项目中遇到过最典型的场景就是阻抗不匹配。比如，你设计了一根50Ω的微带线，结果板厂加工出来，线宽偏了，介电常数也变了，实际阻抗变成了45Ω。信号从芯片出来（假设芯片输出阻抗也是50Ω），一碰到这根45Ω的线，立马就产生反射。波形上就会出现台阶、过冲、振铃。
常见的PCB传输线结构有几种：
| 类型 | 结构描述 | 典型应用 | Z₀ 范围 |
|---|---|---|---|
| 微带线 | 顶层走线，下方是参考平面 | 表层走线，最常用 | 40~120Ω |
| 带状线 | 内层走线，上下都是参考平面 | 内层走线，屏蔽好 | 40~80Ω |
| 共面波导 | 走线两侧有地铜皮 | RF、高频时钟 | 50~100Ω |
| 差分对 | 两根等长、等宽的耦合走线 | USB、HDMI、LVDS | 90~100Ω（差分） |
我的经验： 设计阶段一定要跟板厂确认阻抗控制公差。一般±10%是常规，关键信号（如DDR、SerDes）建议控制在±5%以内。我曾经吃过一次亏，板子回来发现阻抗偏了15%，整板信号质量全崩，只能重新打样。
2.3 传播延迟：信号不是瞬间到达的
信号在传输线上跑，需要时间。这个时间就是传播延迟。
传播延迟取决于介质的相对介电常数 εr。公式是：
v = c / √εr其中 c 是光速（约 3×10⁸ m/s）。
在FR4板材中，εr 大约在4.2~4.5之间。算一下：
v ≈ 3×10⁸ / √4.3 ≈ 1.45×10⁸ m/s换算成更直观的单位：约 14.5 cm/ns。也就是说，信号在FR4上每走14.5厘米，就延迟1纳秒。
你想想看，一个1GHz的时钟周期才1ns。如果两根走线长度差了14.5厘米，时钟和数据之间的相位差就整整一个周期。这就是为什么我们做等长设计的原因。
传播延迟的另一个重要概念是电气长度。一根走线的电气长度 = 物理长度 / 信号波长。当电气长度超过 1/4 波长时，传输线效应就会变得非常显著。
注意： 介电常数 εr 不是固定不变的。它会随频率变化（色散效应），也会随温度变化。高频时 εr 会略微下降，导致传播速度变快。设计高速SerDes链路时，一定要用板厂提供的实际板材参数，别用理论值硬算。
2.4 回波损耗：反射回来的能量
回波损耗（Return Loss, RL）衡量的是有多少信号能量被反射回来了。它是阻抗不匹配的直接体现。
反射系数 Γ 是基础：
Γ = (Z_load - Z₀) / (Z_load + Z₀)回波损耗（以dB为单位）则是：
RL = -20 * log₁₀(|Γ|)举个例子：
- 如果负载阻抗 Z_load = Z₀（完美匹配），Γ = 0，RL = ∞ dB（没有反射）。
- 如果 Z_load = 0（短路），Γ = -1，RL = 0 dB（全部反射）。
- 如果 Z_load = ∞（开路），Γ = +1，RL = 0 dB（全部反射）。
- 如果 Z_load = 75Ω，Z₀ = 50Ω，Γ = (75-50)/(75+50) = 0.2，RL = -20*log₁₀(0.2) ≈ 14 dB。
回波损耗越大，说明反射越小，匹配越好。一般工程上要求 RL > 10 dB（对应反射系数 < 0.316），关键信号要求 RL > 20 dB（反射系数 < 0.1）。
我曾经调试过一个PCIe Gen3的链路，眼图总是闭合。用TDR（时域反射计）一测，发现连接器处的回波损耗只有8dB。拆下来一看，连接器的地针焊接不良，导致阻抗突变。重新焊接后，RL提升到了18dB，眼图一下就睁开了。
2.5 知识体系总览
下面这张图，把本章的核心逻辑串起来了。你可以把它当成一个思维导图来看。
2.6 本章小结
传输线理论是高速设计的基石。你不需要成为微波专家，但必须理解这几个核心概念：
- 什么时候用传输线模型——上升沿时间和走线长度的关系
- 特性阻抗是什么——它由几何和介质决定，跟长度无关
- 传播延迟怎么算——FR4上大约14.5cm/ns
- 回波损耗代表什么——阻抗匹配好坏的直接指标