审查基本功：原理图审查的“三看”原则

原理图审查这件事，说白了就是跟图纸较真。我刚入行那会儿，总觉得画完图就万事大吉，结果被老工程师打回来三次——嗯，从那以后我就养成了“三看”的习惯。哪三看？看网络、看器件、看走线。这三招练熟了，大部分低级错误都能挡在门外。

第一看：看网络

看网络，就是检查每一条线的连接关系。你想想看，原理图本质上就是一张“连接地图”。地图画错了，板子肯定跑不起来。

我个人习惯，拿到一张原理图，先不急着看细节。我会把整张图缩到最小，扫一眼全局。看看电源网络有没有明显的断头，看看地网络是不是到处都是“GND”标签但没连到一起。这些大问题，一眼就能揪出来。

1. 电源网络审查

电源网络是整张图的命脉。我审查时重点关注这几项：

• 电源树是否完整——从输入到各级LDO/DC-DC，再到负载端，每一级电压都要能追溯。
• 去耦电容是否到位——每个电源引脚附近有没有放电容？电容值对不对？
• 电源网络命名是否规范——+3.3V、VDD_CORE、VCC_IO……名字要一看就懂，别用NetLabel_001这种。

2. 信号网络审查

信号网络比电源网络复杂得多。我一般按功能模块来查：

• 总线信号——地址线、数据线有没有接反？我记得有一次审查，发现某项目的DDR数据线D0连到了D1的位置……嗯，这种错误在原理图里很难看出来，但板子一跑就死。
• 控制信号——复位、使能、中断这些信号，极性对不对？上拉/下拉电阻有没有漏？
• 差分信号——USB、以太网、HDMI这些差分对，正负端有没有交叉？

3. 地网络审查

地网络最容易出问题，也最容易被忽视。我见过太多“地回路不完整”导致的EMI问题。

• 模拟地与数字地——有没有用0Ω电阻或磁珠做单点隔离？
• 功率地与信号地——大电流回路和小信号回路的地路径有没有分开？
• 接地焊盘——散热焊盘、屏蔽罩的接地有没有漏？

第二看：看器件

看器件，说白了就是检查“这个芯片到底对不对”。我见过最离谱的一次，原理图上画的是STM32F103，BOM里写的却是STM32F030——封装一样，但引脚功能完全不同。板子焊上去，死活不工作。

1. 封装与引脚

封装审查是基本功中的基本功。我一般按这个顺序来：

1. 封装名称对不对？——QFP48、BGA256、SOT-23……别写错。
2. 引脚编号对不对？——特别是多引脚器件，1脚位置一定要确认。
3. 引脚功能对不对？——同一个封装可能有多个型号，引脚定义可能不同。

2. 型号与规格

型号审查，我建议直接对照Datasheet。别偷懒，这一步省不了。

审查项	常见问题	后果
工作电压范围	3.3V器件用在5V系统	烧芯片
工作温度范围	工业级用在汽车级	高温失效
封装类型	LQFP与TQFP混用	焊接不良
引脚兼容性	不同批次引脚定义不同	功能异常

3. 电源与地引脚

每个器件的电源和地引脚，必须逐个确认。我习惯在原理图上用颜色标注——电源引脚标红色，地引脚标黑色。这样一眼就能看出有没有漏接。

第三看：看走线

看走线，就是检查“线画得对不对”。这一步很多人觉得是Layout的事，其实不然。原理图上的走线质量，直接决定了Layout的难度和板子的性能。

1. 线宽与间距

原理图上的线宽虽然不直接对应PCB线宽，但能反映信号的重要性。我个人习惯：

• 电源线——用粗线或总线符号，表示大电流路径。
• 信号线——用细线，但关键信号（时钟、复位）用不同颜色。
• 差分线——成对画出，标注差分阻抗要求。

2. 拓扑结构

拓扑结构审查，主要针对高速信号。我一般关注：

• 菊花链还是星形？——I2C总线适合菊花链，时钟信号适合星形。
• 分支长度——分支太长会导致信号反射。我曾经在一个DDR项目中，因为原理图上没标注等长要求，Layout出来跑不到标称频率……后来加了等长约束才解决。
• 终端匹配——高速信号有没有加串联电阻或并联端接？

3. 关键信号处理

有些信号需要特殊处理，审查时要格外留意：

信号类型	审查要点	常见错误
时钟信号	走线尽量短，远离其他信号	与高速数据线平行走线
复位信号	加RC滤波，防止误触发	直接连到芯片，无任何保护
模拟信号	包地处理，远离数字信号	与数字信号共用走线区域
高速差分信号	等长、等距、阻抗控制	差分对之间间距不一致

三看原则的实战顺序

说了这么多，你可能想问：这三看到底先看哪个？我个人的顺序是：

1. 先看网络——把电源、地、关键信号网络过一遍，确保连接正确。
2. 再看器件——逐个核对型号、封装、引脚，确保器件选型无误。
3. 最后看走线——检查走线质量、拓扑结构、关键信号处理。

这个顺序的好处是：网络问题最致命，先解决；器件问题次之，但容易漏；走线问题相对灵活，可以最后优化。你想想看，如果网络都接错了，器件和走线审查得再仔细也没用。