2. 失真来源分析：开关非线性、运放有限增益带宽、电荷注入与时钟馈通
采样电路看着简单，不就是开关加电容嘛。但真正做起来，你会发现失真来源一个比一个隐蔽。我刚开始做高速ADC的时候，仿真结果明明很漂亮，流片回来却总是差那么几个dB。后来才明白，问题就出在这几个看似不起眼的环节上。
今天咱们就把采样电路里最主要的四个失真来源掰开揉碎了讲。你理解透了这些，后面的优化才有方向。
2.1 开关非线性：最直接的“绊脚石”
采样开关的理想模型就是个完美的通断器。但现实中的MOS管开关，导通电阻会随着输入电压变化。这就麻烦了——信号幅度不同，开关的导通电阻就不同，采样到的电压自然也就跟着变了。
说白了，这就是一个电压相关的增益误差。信号大时增益高一点，信号小时增益低一点，结果就是谐波失真。
关键点：开关非线性的本质是导通电阻 Ron 随输入电压 Vin 的非线性变化。Ron 的变化直接导致采样时间常数 τ = Ron × Cs 变化，最终表现为采样电压的幅度失真。
我在一个12位SAR ADC项目里遇到过这种情况。仿真时SFDR能做到85dB，但实测只有78dB。查了三天，最后发现是开关尺寸选小了，Ron在信号峰值附近跳变了将近30%。
开关非线性的影响可以用一个简单公式来估算：
HD3 ≈ (1/24) × (Vin_pp / (VGS - Vth))² × (τ / Ts)其中 τ = Ron × Cs，Ts 是采样时间。这个公式虽然粗糙，但能帮你快速判断开关尺寸是否合理。
我的经验：做开关尺寸设计时，别只看直流Ron。一定要跑一个瞬态仿真，扫一下Ron随Vin的变化曲线。如果Ron变化超过10%，你就得考虑加大开关尺寸或者用bootstrapping技术了。
2.2 运放有限增益带宽：高频信号的“隐形杀手”
采样电路里通常都有缓冲器或放大器。理想运放增益无限大、带宽无限宽，但现实嘛……你懂的。
运放的有限增益带宽会带来两个问题：
- 建立误差：采样时间内，运放输出没能完全稳定到最终值。这个误差与信号频率有关，高频信号建立更慢，误差更大。
- 谐波失真：运放的非线性传递函数在有限带宽下会被放大，产生额外的谐波分量。
我记得有一次做流水线ADC的第一级MDAC，运放增益只做了70dB。低频测试没问题，但输入频率一上到10MHz，SFDR直接掉了12dB。后来把增益做到85dB，带宽也翻了一倍，问题才解决。
运放有限增益带宽引起的失真，可以用下面这个表格来理解：
| 运放参数 | 对低频信号的影响 | 对高频信号的影响 |
|---|---|---|
| 有限直流增益 A0 | 产生增益误差，但失真小 | 增益误差放大，谐波明显增加 |
| 有限单位增益带宽 GBW | 几乎无影响 | 建立时间不足，产生非线性失真 |
| 有限压摆率 SR | 无影响 | 大信号时产生瞬态失真 |
注意：很多人只关注运放的直流增益，忽略了带宽。实际上，对于高频采样应用，GBW和SR往往比直流增益更重要。我曾经吃过这个亏——一个12位100MSPS的采样保持电路，运放直流增益做到90dB，但GBW只有200MHz，结果10MHz输入时SFDR只有68dB。后来把GBW提升到500MHz，SFDR立刻回到了82dB。
2.3 电荷注入与时钟馈通：开关关断时的“小动作”
这两个问题都发生在开关从导通切换到关断的瞬间。它们虽然机理不同，但结果都是给采样电容上额外加了一个误差电压。
2.3.1 电荷注入
MOS管导通时，沟道里存有电荷。当开关关断，这些电荷需要找个地方释放。一部分会流向输入信号源，另一部分会注入到采样电容上。注入到电容上的那部分电荷，就会改变采样电压。
电荷注入量可以用一个简单公式估算：
ΔVinj = (W × L × Cox × (VGS - Vth)) / (2 × Cs)其中 W 和 L 是开关管的尺寸，Cox 是栅氧电容，Cs 是采样电容。这个误差电压与输入信号有关，所以会引入非线性失真。
2.3.2 时钟馈通
时钟信号通过MOS管的栅-漏/栅-源寄生电容耦合到采样节点。这个耦合是瞬时的，但会在采样电容上留下一个电压跳变。
时钟馈通的影响可以用这个公式估算：
ΔVft = (Cgd / (Cgd + Cs)) × ΔVclk其中 Cgd 是栅-漏寄生电容，ΔVclk 是时钟信号的电压摆幅。
避坑指南：我曾经在一个高精度采样电路里，用了很大的采样电容来抑制kT/C噪声，结果电荷注入和时钟馈通反而成了主要失真源。后来改用dummy开关和互补开关结构，才把这两个问题压下去。记住，采样电容不是越大越好，要在噪声和开关失真之间找平衡。
2.4 四种失真来源的对比与关联
这四种失真来源不是孤立的，它们经常同时出现，互相影响。我画了一张图帮你理清它们之间的关系：
从这张图里你能看到，四种失真来源各有各的物理机理，但它们最终都会汇聚到采样精度这个核心问题上。开关非线性影响的是采样时刻的Ron一致性；运放有限带宽影响的是采样后的信号建立；电荷注入和时钟馈通则是在开关切换瞬间“捣乱”。
2.5 如何快速定位主要失真源
实际项目中，你不可能同时优化所有失真源。得先找到哪个是主要矛盾。我一般用这个方法：
- 跑一个理想开关仿真——把开关换成理想模型，看看运放本身的失真有多大。
- 跑一个理想运放仿真——把运放换成理想模型，看看开关本身的失真有多大。
- 对比两次结果——哪个失真大，就先优化哪个。
- 最后加上电荷注入和时钟馈通的影响——用瞬态仿真看开关关断瞬间的电压跳变。
我的习惯：做仿真对比时，我会把四种失真源的贡献分别列出来，做成一个饼图。这样一眼就能看出哪个是“大头”。有一次我发现电荷注入占了总失真的60%，而开关非线性只占15%。于是我把精力全放在优化开关尺寸和加dummy管上，效果立竿见影。
好了，这四种失真来源的机理和影响，咱们就聊到这儿。你心里有数了，后面几章咱们再具体讲怎么仿真、怎么优化。记住一句话：先定位，再优化。别一上来就盲目调参数，那样效率太低了。