4. LDO线性稳压器审查：压差、PSRR、散热、输出电容ESR要求
LDO这东西，看起来简单——三个引脚，输入、输出、地，再加个电容就能工作。但说实话，我见过太多板子因为LDO选型不当或者外围电路没处理好，导致系统复位、噪声超标甚至芯片烧毁。今天咱们就聊聊审查LDO电路时，我最关注的四个核心参数。
核心审查清单：
- 压差（Dropout Voltage）—— 决定输入输出的最小压差
- PSRR（电源纹波抑制比）—— 决定输出噪声水平
- 散热（Thermal Dissipation）—— 决定芯片会不会过热保护
- 输出电容ESR —— 决定环路稳定性
4.1 压差（Dropout Voltage）—— 别被“低压差”三个字骗了
压差，就是LDO维持稳压所需的最小输入输出电压差。比如你输出3.3V，输入只有3.5V，那压差就是0.2V。如果LDO的压差规格是0.3V，那它根本稳不住。
我个人习惯，审查原理图时第一件事就是算压差裕量。公式很简单：
V_in(min) ≥ V_out + V_dropout(max) + 裕量(0.1V~0.3V)举个例子：输出3.3V，LDO压差最大0.25V，那输入至少得3.65V以上。如果输入是3.5V的电池，那就悬了。
我曾经踩过的坑： 有一次设计一个手持设备，用了某款号称“超低压差”的LDO，规格书上写典型压差0.15V。结果低温测试时，压差飙到0.35V，系统直接掉电复位。后来仔细看数据手册才发现，那个0.15V是在25°C、100mA条件下测的，低温大电流时压差翻倍都不止。
审查时要注意三点：
- 看最大值，别看典型值——数据手册里那个“Max”列才是你要关心的
- 考虑温度影响——低温下压差通常会增大，尤其是MOSFET型的LDO
- 考虑负载影响——压差随负载电流增大而增大，不是恒定的
4.2 PSRR（电源纹波抑制比）—— 你的LDO到底能滤掉多少噪声？
PSRR，说白了就是LDO对输入纹波的抑制能力。单位是dB，数值越大越好。比如PSRR=60dB，意味着输入纹波被衰减到原来的千分之一。
但这里有个很多人忽略的问题：PSRR不是一条平直的线，它随频率变化。低频段（<1kHz）通常表现不错，但到了几百kHz甚至MHz级别，很多LDO的PSRR会急剧下降。
| 频率范围 | 典型PSRR | 审查要点 |
|---|---|---|
| DC ~ 1kHz | 60~80dB | 基本都能满足，注意低频纹波 |
| 1kHz ~ 100kHz | 40~60dB | 开关电源的开关频率落在这个区间 |
| 100kHz ~ 1MHz | 20~40dB | 很多LDO在这里开始“露馅” |
| >1MHz | <20dB | 基本靠输出电容和PCB布局了 |
我在项目中遇到过这样的情况：一个射频接收器，用LDO供电，但灵敏度就是上不去。查了半天，发现LDO的PSRR在2MHz附近只有15dB，而前级DC-DC的开关频率正好是2MHz。换了一颗高频PSRR更好的LDO，问题就解决了。
审查技巧： 拿到数据手册，直接翻到PSRR vs Frequency曲线图。看看你的开关频率点对应的PSRR值是多少。如果低于30dB，建议加一级LC滤波或者换LDO。
4.3 散热—— 别让LDO变成“电暖器”
LDO是线性稳压，说白了就是把多余的电压以热的形式耗散掉。功耗计算公式：
P_diss = (V_in - V_out) × I_load举个例子：输入5V，输出3.3V，负载500mA，那功耗就是(5-3.3)×0.5 = 0.85W。如果封装是SOT-23，热阻θJA大概250°C/W，温升就是0.85×250≈212°C。芯片早冒烟了。
我审查散热时，会按这个步骤来：
- 算功耗——最恶劣工况下的最大功耗
- 查热阻——数据手册里的θJA（结到环境）和θJC（结到外壳）
- 算结温——T_j = T_ambient + P_diss × θJA
- 对比上限——结温不能超过数据手册的绝对最大值（通常是125°C或150°C）
我曾经犯过的错： 有次设计一个工业控制板，用了SOT-223封装的LDO，算下来功耗0.6W，θJA=90°C/W，环境温度60°C，结温60+0.6×90=114°C，看起来在125°C以内。结果实际测试时，板子放在密闭机箱里，环境温度升到75°C，结温直接飙到129°C，LDO频繁热关断。从那以后，我至少留20%的结温裕量。
散热审查清单：
- 确认PCB铜箔面积是否足够（数据手册通常有铜箔面积与θJA的关系图）
- 检查散热过孔（via）是否打在LDO的散热焊盘上
- 确认周围没有大功率发热器件紧挨着LDO
- 如果功耗超过0.5W，优先选带散热焊盘的封装（如SOP-8、DFN、TO-252）
4.4 输出电容ESR要求—— 环路稳定的“隐形杀手”
LDO内部是一个负反馈环路，输出电容的ESR（等效串联电阻）直接影响环路的相位裕度。ESR太小或太大，都可能导致振荡。
不同LDO对ESR的要求天差地别：
| LDO类型 | ESR要求范围 | 典型电容选择 |
|---|---|---|
| 传统PNP型LDO（如LM1117） | 0.1Ω ~ 1Ω | 钽电容、铝电解 |
| CMOS LDO（如XC6206） | < 0.1Ω | MLCC（多层陶瓷电容） |
| 超低噪声LDO（如LT3042） | 特定范围，需查手册 | 特殊电容组合 |
审查时，我建议你这样做：
- 翻数据手册——找到“Output Capacitor”或“ESR Stability”章节，看ESR的稳定范围
- 注意MLCC的ESR随温度变化——X5R、X7R电容在低温下ESR会增大，可能超出范围
- 别盲目用钽电容——虽然ESR合适，但钽电容有起火风险，而且容值随电压升高而下降
我的个人习惯： 对于CMOS LDO，我优先用MLCC，但会在数据手册确认ESR上限。如果手册说ESR必须小于0.5Ω，那用10μF的X7R电容基本没问题。如果手册说ESR必须在0.1Ω~1Ω之间，那我可能会在MLCC上串联一个小电阻，或者用钽电容。
4.5 知识体系总览
下面这张图，把LDO审查的四个维度串起来了。你审查原理图时，可以按这个逻辑走一遍：
4.6 审查实战清单
最后，给你一份我平时审查LDO原理图时用的检查清单。你可以直接拿去用：
- 确认输入电压范围——最低输入电压是否满足压差要求？
- 确认输出电容——容值、ESR是否在数据手册规定的范围内？
- 确认前级噪声——前级DC-DC的开关频率，LDO的PSRR是否够用？
- 确认散热设计——最恶劣工况下结温是否在安全范围内？
- 确认使能逻辑——EN引脚的上电时序是否正确？
- 确认旁路电容——输入输出端是否有足够的去耦电容？
- 确认反馈电阻——如果是可调LDO，反馈分压电阻的精度是否满足要求？
一个小建议： 审查LDO时，别只看原理图符号。把数据手册翻出来，找到那几个关键曲线图——压差vs温度、PSRR vs频率、ESR稳定区域。花5分钟看曲线，能省下后面调试的几天时间。