3、DC-DC转换器审查：BUCK电路拓扑、关键元件选型与布局
BUCK电路，说白了就是降压转换器。它是电源设计里最常用的拓扑，没有之一。我入行那会儿，第一个独立设计的电源就是一颗12V转3.3V的BUCK。当时觉得原理简单，不就是开关、电感、电容来回倒腾嘛。结果板子打回来，纹波大得吓人，效率还不到80%。
嗯，从那以后我明白了——BUCK电路看着简单，但每个元件的选型和布局，都是坑。今天咱们就聊聊，审查BUCK电路时，我重点关注哪些地方。
核心审查原则：BUCK电路审查不是看原理图通不通，而是看它能不能在真实工况下稳定、高效、低噪声地工作。重点关注三个维度——拓扑完整性、元件应力、布局寄生参数。
3.1 拓扑完整性审查——别让电路“缺胳膊少腿”
拿到一张BUCK原理图，我第一件事不是看参数，而是看拓扑结构全不全。很多新手画图，会把续流二极管或者同步整流管漏掉，或者自举电容没接对位置。
3.1.1 续流路径必须存在
异步BUCK必须有续流二极管，同步BUCK必须有下管（LS-FET）。这个路径一旦开路，电感电流没有回路，SW节点电压会瞬间飙升，击穿芯片。
- 异步BUCK：检查二极管阴极是否接SW，阳极是否接GND。肖特基二极管是首选，因为VF低、反向恢复快。
- 同步BUCK：检查下管栅极驱动是否来自芯片的LG引脚，且下管源极必须直接接GND。
我曾经审查过一个项目，原理图上同步BUCK的下管漏极和源极画反了。仿真能跑，但实际板子一上电，下管直通，输入直接短路到地。嗯，那个芯片当场就冒烟了。
3.1.2 自举电容（BST）不能省
同步BUCK的上管是N-MOSFET，栅极电压需要比源极（SW）高5~10V。这个电压靠自举电容来“泵”上去。审查时注意：
- 自举电容是否连接在BST引脚和SW引脚之间？
- 电容值是否在芯片手册推荐范围内？通常0.1µF~1µF。
- BST引脚到电容的走线是否够短？长了会降低自举效率。
3.1.3 反馈网络分压比要算准
输出电压由反馈电阻分压决定。公式很简单：Vout = Vref × (1 + R1/R2)。但审查时我习惯做两件事：
- 核对Vref：不同芯片的Vref不一样，0.6V、0.8V、1.2V都有。别想当然。
- 检查电阻精度：输出精度要求高时，用±1%的电阻。±5%的电阻会导致输出偏差。
我个人习惯在反馈电阻上并联一个前馈电容（feedforward cap）。这个电容能改善瞬态响应，尤其在输出电容是MLCC（低ESR）时效果明显。容值一般在10pF~100pF之间。
3.2 关键元件选型——电感、电容、MOSFET
元件选型是BUCK审查的重头戏。选小了，发热烧毁；选大了，成本高、响应慢。我一般按“应力→损耗→热”的顺序来核对。
3.2.1 电感选型：感值、饱和电流、DCR
电感是BUCK的储能核心。审查时三个参数必须过一遍：
| 参数 | 审查要点 | 常见问题 |
|---|---|---|
| 感值（L） | 根据纹波电流ΔIL = (Vin-Vout)×D/(L×fsw) 计算，通常ΔIL取输出电流的20%~40%。 | 感值偏大导致瞬态响应慢；偏小导致纹波电流过大，增加损耗。 |
| 饱和电流（Isat） | 必须大于最大峰值电流 Ipeak = Iout + ΔIL/2，并留20%以上余量。 | 电感饱和后感值骤降，电流失控，轻则过流保护，重则炸管。 |
| 直流电阻（DCR） | DCR越大，铜损越大。大电流应用（>5A）建议选DCR<10mΩ的电感。 | DCR过大会导致电感发热严重，效率下降。 |
我曾经遇到一个案例，工程师选了饱和电流刚好等于峰值电流的电感。常温下没问题，但高温时电感饱和电流下降，直接触发过流保护。系统频繁重启，查了两天才找到原因。
3.2.2 电容选型：ESR、纹波电流、容值
输入电容和输出电容的审查重点不同，我分开说。
输入电容：主要承受输入纹波电流。BUCK的输入电流是断续的，纹波电流有效值很大。审查时：
- 计算输入纹波电流有效值：Irms_in ≈ Iout × √(D×(1-D))。最恶劣情况在D=0.5时，Irms_in = Iout/2。
- 电容的纹波电流额定值必须大于计算值。MLCC的纹波电流能力通常比电解电容强。
- 至少并联一颗1µF~10µF的MLCC靠近芯片输入引脚，用于滤除高频噪声。
输出电容：主要影响输出纹波和瞬态响应。审查时：
- 输出纹波主要由ESR决定：ΔVout ≈ ΔIL × ESR。低ESR的MLCC能显著降低纹波。
- 容值决定瞬态响应：负载突变时，电容提供或吸收电荷。容值越大，电压跌落越小。
- 注意MLCC的直流偏压特性：容值会随直流偏压升高而下降。选型时要用实际工作电压下的有效容值。
我建议输出电容采用“大电解+小MLCC”的组合。电解电容提供大容值应对瞬态，MLCC提供低ESR抑制高频纹波。比例大概在7:3左右。
3.2.3 MOSFET选型：Rds(on)、Qg、Coss
同步BUCK的上下管选型有差异。审查时我关注三个核心参数：
| 参数 | 上管（HS-FET） | 下管（LS-FET） |
|---|---|---|
| Rds(on) | 影响导通损耗。高压输入时，上管占空比小，导通损耗占比低。 | 影响导通损耗。低压输出时，下管导通时间长，Rds(on)要尽量小。 |
| Qg（栅极电荷） | 影响开关损耗。高频应用（>500kHz）要选低Qg的MOSFET。 | 同样影响开关损耗，但下管是零电压开关（ZVS），开关损耗相对小。 |
| Coss（输出电容） | 影响死区时间内的电压上升。Coss过大会增加损耗。 | 影响死区时间内的体二极管导通。Coss过大会延长死区时间。 |
审查时还要核对MOSFET的Vds耐压。输入电压12V的系统，建议选30V的MOSFET；输入24V的系统，建议选40V或60V。留足裕量，别卡着极限用。
3.3 布局与寄生参数——原理图审查的“隐藏关卡”
很多人觉得布局是PCB工程师的事，原理图审查不用管。其实不然。原理图上的一些标注和连接方式，直接决定了布局能不能做好。
3.3.1 功率回路要“短而粗”
BUCK的高频功率回路包括：输入电容→上管→电感→输出电容→下管→输入电容。这个回路面积越小，EMI越低。审查原理图时：
- 检查输入电容是否标注“靠近芯片VIN引脚放置”？如果没有，建议加上注释。
- 检查SW节点是否有多个过孔？SW节点是高频开关节点，需要足够多的过孔来减小寄生电感。
- 检查下管源极是否直接连接到GND平面？不要通过细走线连接。
3.3.2 反馈走线要“远离噪声”
反馈网络是BUCK的“眼睛”。一旦被噪声污染，输出电压就会抖动。审查时：
- 反馈电阻分压点是否靠近FB引脚？走线越短越好。
- 反馈走线是否远离SW节点和电感？至少保持5mm以上的间距。
- 反馈走线是否被GND铜皮包围？建议在反馈走线两侧加GND guard trace。
我曾经审查过一个设计，反馈走线从电感正下方穿过。结果输出纹波上叠加了巨大的开关噪声，导致后级电路误动作。改了一版，把反馈走线绕到板边，问题就解决了。
3.3.3 输入电容的“就近原则”
输入电容离芯片VIN引脚越近越好。我见过太多设计，输入电容放在板子另一侧，靠长走线连过来。结果输入电压纹波大得离谱，芯片频繁欠压保护。
审查时注意：
- 至少有一颗1µF~10µF的MLCC放在芯片VIN引脚旁边，距离不超过3mm。
- 大电解电容可以稍远，但也要在2cm以内。
- 输入电容的GND端要直接打过孔到GND平面，不要共享过孔。
3.4 审查清单速查表
最后，我整理了一份BUCK电路原理图审查的快速清单。你可以打印出来，每次审查时对照着过一遍。
| 审查项 | 检查内容 | 通过标准 |
|---|---|---|
| 续流路径 | 二极管/下管连接正确 | SW到GND有低阻抗路径 |
| 自举电容 | BST-SW之间电容值正确 | 容值在手册推荐范围 |
| 反馈分压 | R1/R2计算正确，精度达标 | Vout误差在目标范围内 |
| 电感饱和电流 | Isat > Ipeak × 1.2 | 留足余量 |
| 输入电容纹波电流 | Irms_rated > Irms_in | 最恶劣工况下不超规格 |
| MOSFET Vds耐压 | Vds_rated > Vin_max × 1.2 | 留20%以上裕量 |
| 输入电容位置 | 靠近VIN引脚 | 距离<3mm |
| 反馈走线 | 远离SW和电感 | 间距>5mm |
嗯，BUCK电路的审查，说白了就是“结构完整、元件够用、布局干净”这九个字。你想想看，只要把这三点抓牢了，大部分问题都能在原理图阶段发现，省得板子回来再折腾。