2、PDN网络阻抗：目标阻抗的定义与计算，PDN网络频域特性分析

好，我们进入第二章。上一章我们聊了PDN网络的基本构成，这一章要深入一个核心概念——目标阻抗。

说实话，我刚入行那会儿，对“目标阻抗”的理解就是找个公式一套，算出个值就完事了。后来在项目里吃了亏，才明白这东西没那么简单。你算出来的那个数，到底能不能用？怎么用？频域特性又该怎么看？

这一章，我把这些坑和经验都摊开来跟你聊聊。

2.1 目标阻抗的定义

目标阻抗，说白了就是：在芯片正常工作所需的频率范围内，PDN网络呈现的阻抗要低于某个阈值。

为什么要有这个阈值？因为电流是动态的。芯片工作时，电流会瞬间变化（di/dt）。如果PDN阻抗太高，根据欧姆定律 V = Z × I，这个电流变化就会在电源轨上产生电压波动（ΔV）。

这个波动不能太大，否则芯片逻辑会出错。所以，我们给PDN定一个阻抗上限，保证在任何频率下，电压波动都在允许范围内。

Z_target = (VDD × Ripple%) / I_max

举个例子。一个1.2V核心供电的芯片，允许5%的纹波，瞬态电流变化是10A。那么目标阻抗就是：

Z_target = (1.2 × 0.05) / 10 = 0.006 Ω = 6 mΩ

6毫欧。这个值非常小。你想想看，一个过孔或者一小段走线的寄生电阻可能就有几毫欧了。所以，要实现这么低的阻抗，光靠PCB走线是远远不够的，必须靠电容网络。

2.2 目标阻抗的计算方法

计算目标阻抗，关键是要搞清楚两个参数：纹波要求和瞬态电流。

2.2.1 纹波要求怎么定？

纹波要求通常来自芯片的数据手册。一般核心供电是3%~5%，DDR内存的VTT供电可能要求更严，只有2%。

但要注意，这个纹波是总纹波，包括低频的电压降、中频的谐振、高频的开关噪声。你不能把所有的预算都留给PDN阻抗，还要留一部分给电源模块本身的输出纹波。

2.2.2 瞬态电流怎么取？

这是最容易出问题的地方。很多工程师直接用芯片的最大工作电流来计算，结果算出来的目标阻抗过于严格，导致成本飙升。

实际上，你需要的是瞬态电流变化量，而不是绝对电流值。比如一个芯片从休眠状态（0.1A）突然进入全速运行（10A），那么 ΔI = 9.9A。但如果芯片一直在全速运行，只是负载有微小波动，ΔI 可能只有几百毫安。

2.3 PDN网络的频域特性分析

目标阻抗是一个频域概念。为什么？因为电容、电感和电阻在不同频率下表现完全不同。

一个理想的电容，阻抗随频率升高而降低（Z = 1/(2πfC)）。但实际电容有寄生电感和电阻，所以它的阻抗曲线是一个“V”形——先降后升。这个转折点就是电容的自谐振频率（SRF）。

PDN网络由多种电容并联组成，再加上PCB的平面电容和电源模块的输出阻抗，最终形成一个复杂的阻抗曲线。我们的目标就是让这条曲线在所有关心的频率范围内，都低于目标阻抗线。

下面这张图展示了典型的PDN阻抗曲线和目标阻抗的关系。你可以看到，在低频段由VRM和Bulk电容主导，中频段由陶瓷电容主导，高频段则依赖PCB平面电容和芯片封装电容。

2.4 频域分析中的关键参数

做频域分析时，有几个参数你必须关注。我整理了一个表格，方便你对照。

2.5 如何优化PDN阻抗曲线

知道了问题在哪，怎么改？我一般按这个顺序来：

1. 先看低频（DC~1MHz）： 如果阻抗偏高，增加Bulk电容（钽电容或铝电解电容）的容值，或者检查VRM的输出能力。
2. 再看中频（1MHz~100MHz）： 这是陶瓷电容的主战场。如果出现尖峰，调整电容的容值和数量，或者改变布局减小回路电感。
3. 最后看高频（>100MHz）： 这里主要靠PCB电源/地平面之间的寄生电容。如果不够，可以考虑使用埋容材料或增加芯片封装电容。