3、PDN仿真设置：叠层与材料参数设置、过孔与焊盘建模、去耦电容模型导入

好，咱们进入第三章。前两章我们把PDN的基础理论和仿真流程捋了一遍，从这章开始，就要真正动手搭仿真环境了。

很多工程师觉得仿真不准，其实十有八九是前处理没做对。叠层参数差一点，过孔模型简化过头，电容模型用错了，最后结果肯定对不上实测。我刚开始做PI仿真时也吃过这个亏——叠层介电常数随便填了个典型值，结果谐振频率偏了快20%。从那以后，我再也不敢小看这些“基础设置”。

这一章，咱们就聚焦三个核心环节：叠层与材料参数、过孔与焊盘建模、去耦电容模型导入。把这三点吃透，你的PDN仿真就成功了一半。

3.1 叠层与材料参数设置

叠层参数是PDN仿真的地基。你想想看，电源和地平面之间的介质厚度、介电常数，直接决定了平面电容和本征阻抗。这个搞错了，后面所有结果都是空中楼阁。

我个人习惯把叠层参数分成两类：几何参数和材料参数。

3.1.1 几何参数

几何参数包括：

• 介质层厚度：每层core和prepreg的厚度，单位通常用mil或μm
• 铜箔厚度：标准1oz=35μm，2oz=70μm，注意内层铜箔通常比表层薄
• 叠层顺序：从顶层到底层的层叠结构，包括参考平面分配

这里有个坑——很多PCB厂提供的叠层厚度是理论值，实际压合后会有偏差。我曾经遇到过一批板子，介质厚度比设计值薄了15%，导致平面电容变大，谐振频率往下移了。所以，有条件的话，让板厂提供实测叠层报告，或者自己用阻抗测试仪抽检。

3.1.2 材料参数

材料参数是重头戏。常用的FR4材料，不同厂家、不同型号的Dk/Df差异很大。

材料类型	Dk (1GHz)	Df (1GHz)	适用场景
普通FR4	4.2 ~ 4.5	0.015 ~ 0.025	低频PDN (< 1GHz)
中损耗FR4	3.8 ~ 4.2	0.008 ~ 0.015	中频PDN (1~5GHz)
低损耗材料	3.5 ~ 3.8	0.002 ~ 0.008	高频PDN (> 5GHz)
陶瓷填充材料	6.0 ~ 10.0	0.002 ~ 0.005	埋容/高容密度场景

铜箔粗糙度也是个容易被忽略的参数。粗糙的表面会增加导体损耗，尤其在GHz以上频段。我记得有个项目，仿真出来的PDN阻抗在3GHz处比实测低了约8%，后来发现是铜箔粗糙度模型没开。打开之后，吻合度就好多了。

在仿真工具中设置叠层时，我建议按以下步骤操作：

1. 从板厂拿到叠层结构图和材料规格书
2. 在工具中逐层添加介质层和铜箔层
3. 输入每层的厚度、Dk、Df、铜箔粗糙度
4. 指定电源和地平面所在的层
5. 运行叠层计算器验证特征阻抗和平面电容

# Python示例：使用pyEDA计算叠层参数
import pyEDA

# 定义叠层
stackup = pyEDA.Stackup()
stackup.add_layer('TOP', 'copper', thickness=35e-6)
stackup.add_layer('Dielectric1', 'FR4', thickness=100e-6, Dk=4.2, Df=0.02)
stackup.add_layer('GND', 'copper', thickness=35e-6)
stackup.add_layer('Dielectric2', 'FR4', thickness=200e-6, Dk=4.2, Df=0.02)
stackup.add_layer('PWR', 'copper', thickness=35e-6)
stackup.add_layer('Dielectric3', 'FR4', thickness=100e-6, Dk=4.2, Df=0.02)
stackup.add_layer('BOT', 'copper', thickness=35e-6)

# 计算平面电容
cap = stackup.plane_capacitance('GND', 'PWR')
print(f"平面电容: {cap*1e12:.2f} pF")

3.2 过孔与焊盘建模

过孔是PDN中的高频瓶颈。你想想看，电流从电源层到器件引脚，中间要穿过过孔——过孔的寄生电感和电容会直接影响PDN的高频阻抗。

我见过不少工程师，仿真时把过孔简化成一个理想短路。结果呢？仿真出来的阻抗曲线在几百MHz就开始往上翘，实测却好得多。为什么？因为过孔的寄生电感被忽略了。

3.2.1 过孔寄生参数

过孔的主要寄生参数有两个：

• 寄生电感：主要由过孔长度（即板厚）和直径决定。公式：L_via ≈ 2 * h * [ln(4h/d) + 1] (nH)，其中h是板厚(mm)，d是过孔直径(mm)
• 寄生电容：主要由反焊盘（antipad）尺寸决定。反焊盘越大，寄生电容越小

举个例子，一个0.2mm直径、1.6mm长的过孔，寄生电感大约在0.8~1.2nH。别小看这1nH，在1GHz时感抗就有6.28Ω，足以让PDN阻抗超标。

3.2.2 建模方法

过孔建模有三种常见方法：

建模方法	精度	仿真时间	适用场景
集总参数模型	低	快	低频 (< 500MHz) 或初步评估
2D/2.5D场求解器	中	中等	中频 (500MHz ~ 5GHz) 常规设计
3D全波求解器	高	慢	高频 (> 5GHz) 或关键网络

我个人习惯的做法是：常规信号过孔用2.5D求解器，电源过孔（尤其是大电流的）用3D全波求解器。为什么？因为电源过孔往往并联多个，它们之间的互感耦合会影响总电感，2.5D工具不一定能准确捕捉。

3.2.3 过孔阵列建模

当多个过孔并联时（比如BGA扇出区域），总电感不是简单的并联关系。因为过孔之间有互感，总电感会大于各过孔电感的并联值。

我一般用这个经验公式估算：

L_total ≈ L_via / N + M_avg * (N-1) / N

其中N是过孔数量，M_avg是相邻过孔之间的平均互感。间距越小，互感越大，并联效果越差。

所以，如果你发现PDN高频阻抗下不来，别一味地加过孔。适当拉开过孔间距，减少互感，效果可能更好。

3.3 去耦电容模型导入

去耦电容是PDN设计的灵魂。但电容模型用不对，仿真就是自欺欺人。

你想想看，一个电容在低频时是电容，到了自谐振频率以上就变成电感了。如果模型里没有包含ESL（等效串联电感），仿真出来的去耦效果会好得离谱——实测却完全不是那么回事。

3.3.1 电容模型的类型

常用的电容模型有三种：

• SPICE模型：包含RLC串联网络，有些还包含温度系数和DC偏压特性
• S参数模型：通常由VNA实测得到，精度最高，包含所有寄生效应
• 厂商提供的Touchstone文件：很多大厂（如Murata、TDK）都提供S2P文件，可以直接导入

我个人最推荐用S参数模型。为什么？因为SPICE模型往往忽略了电容的安装电感（mounting inductance），而这个电感在实际PCB上影响很大。

3.3.2 模型导入步骤

以某主流仿真工具为例，导入电容模型的步骤大致如下：

1. 从厂商官网下载对应容值和封装的S2P文件
2. 在工具中创建电容库，导入S2P文件
3. 设置电容的安装电感（通常0.3~0.8nH，取决于焊盘和过孔设计）
4. 指定电容的安装位置（坐标和旋转角度）
5. 运行模型检查，确认阻抗曲线和自谐振频率合理

# Python示例：解析电容S参数并查看自谐振频率
import numpy as np
import skrf as rf

# 读取电容S2P文件
cap = rf.Network('GRM155R61A105KE15.s2p')

# 计算阻抗
Z = cap.z[:, 0, 0]  # 端口1的输入阻抗
freq = cap.f

# 找到阻抗最小值对应的频率（自谐振频率）
sr_idx = np.argmin(np.abs(Z))
sr_freq = freq[sr_idx] / 1e6
print(f"自谐振频率: {sr_freq:.1f} MHz")
print(f"最小阻抗: {np.abs(Z[sr_idx]):.3f} Ω")

3.3.3 安装电感的处理

这是最容易出错的地方。电容的本体ESL和安装电感是两回事。

• 本体ESL：电容内部结构决定的，通常0.3~0.5nH（0402封装）
• 安装电感：焊盘、过孔、走线引入的，通常0.3~0.8nH

总ESL = 本体ESL + 安装电感。如果厂商的S参数模型已经包含了本体ESL，你只需要额外加上安装电感。

3.3.4 电容模型验证

模型导入后，一定要做验证。我一般会做两件事：

1. 单电容阻抗曲线检查：看自谐振频率和阻抗最小值是否与datasheet一致
2. 多电容并联仿真：看反谐振峰的位置和深度是否合理

如果发现自谐振频率偏差超过10%，就要检查模型是否正确，或者安装电感设置是否合理。