3、PDN阻抗与频域分析：阻抗随频率变化的规律、谐振点与反谐振点、去耦电容的频域特性

各位好，欢迎来到第三章。

上一章我们聊了目标阻抗，说白了就是给PDN定了个“电压波动不能超过多少”的规矩。但规矩定好了，怎么检查它有没有被违反？靠万用表量直流电阻可不行。你得看整个频段——从直流到几百兆赫兹，PDN的阻抗到底长什么样。

我个人习惯把PDN看作一个“频率相关的电阻”。直流时它很低，但频率一高，寄生电感和寄生电容就开始捣乱，阻抗曲线变得上上下下。今天我们就来解剖这条曲线。

先想一个简单问题：如果PDN里只有纯电阻，那阻抗是一条水平线，多省心。但现实中的PDN有走线、有平面、有过孔、有电容——这些东西都带着寄生电感和寄生电容。

你想想看，电感有个特性：频率越高，感抗越大（Z_L = 2πfL）。电容正好相反：频率越高，容抗越小（Z_C = 1/(2πfC)）。

所以PDN的阻抗曲线，其实是这两股力量打架的结果。低频段电容主导，阻抗随频率下降；高频段电感主导，阻抗随频率上升。中间某个频率点上，两者刚好抵消，阻抗降到最低——这就是谐振点。

核心概念：PDN阻抗曲线是一条“V”形或“U”形曲线，最低点对应谐振频率，两侧分别由容性和感性主导。

谐振点好理解，就是LC串联谐振，阻抗最小。但PDN里往往不止一个LC回路——多个电容并联、电容与电源平面之间，会形成多个谐振峰。

这里有个坑：反谐振点。当两个不同容值的电容并联时，大电容的寄生电感和小电容的电容之间可能形成并联谐振。并联谐振时，阻抗会突然飙升，形成一个尖峰。

我在项目中遇到过一块FPGA板，仿真时目标阻抗明明达标，但实测纹波超标。查了半天，发现是10μF和0.1μF两个电容在2MHz附近形成了反谐振，阻抗飙到了目标值的3倍。从那以后，我选电容组合时一定会先扫一遍阻抗曲线。

类型	成因	阻抗特性	对PDN的影响
谐振点	LC串联谐振	阻抗最低	有利，降低该频段噪声
反谐振点	LC并联谐振	阻抗最高	有害，可能使噪声放大

注意：反谐振点不是“一个电容”产生的，而是多个电容或电容与平面之间的相互作用。单电容仿真永远看不到反谐振，但实际板上它就在那里。

教科书上的电容模型就是一个C。但实际电容有等效串联电阻（ESR）和等效串联电感（ESL）。所以真实电容的阻抗公式是：

Z = √(ESR² + (2πfL - 1/(2πfC))²)

这个公式告诉我们三件事：

说白了，每个电容只在谐振频率附近一小段频带内是“好电容”。离开这个频带，它要么像电阻（谐振点），要么像电感（高频段）。

经验值：常用电容的谐振频率大致如下：

注意，封装越小（如0402 vs 1206），ESL越低，谐振频率越高。

单个电容的“好使”频带太窄，所以实际设计中我们会用多个不同容值的电容并联。目标是用它们的谐振点“接力”，覆盖从低频到高频的整个频段。

但并联不是越多越好。我见过有人在一块DDR4的VTT电源上放了20个0.1μF电容，结果阻抗曲线在100MHz附近出现了一个大反谐振峰——因为所有电容的ESL并联后形成了一个等效电感，和PCB平面的寄生电容发生了并联谐振。

正确的做法是：

下面这张图把本章的核心逻辑串起来了。你可以看到，从“目标阻抗”出发，经过“电容模型”和“谐振分析”，最终落到“多电容组合策略”。

_target 实际电容模型：C + ESR + ESL 谐振分析：串联谐振（低阻抗） vs 并联谐振（高阻抗）多电容组合策略：容值阶梯 + 间距控制 + 仿真验证宽频低阻抗 PDN 关键：每个环节都影响最终阻抗曲线，缺一不可

拿到一张PDN阻抗曲线，我一般按以下步骤看：

避坑指南：我曾经只看直流和低频阻抗，觉得0.5mΩ已经很低了。结果高频段阻抗飙到2Ω，导致DDR4的数据眼图完全闭合。记住——PDN的敌人不是直流电阻，而是高频阻抗尖峰。

这一章我们拆解了PDN阻抗随频率变化的规律。核心就三句话：