2、电源分配网络（PDN）基础：PDN的组成与目标阻抗

大家好，欢迎来到第二章。

上一章我们聊了为什么要做电源完整性。这一章，我们来拆解一下电源分配网络——也就是 PDN。说白了，PDN 就是给芯片供电的那一整条路径。从电源模块开始，一路走到芯片的晶体管，中间经过的所有东西，都算 PDN 的一部分。

我刚开始接触 PI 时，总觉得 PDN 不就是个电源嘛，能有多复杂？后来被一个高速板子上的纹波问题折磨了两周，才老老实实回来补基础。嗯，这一章的内容，就是我当时补的第一课。

2.1 PDN 的组成：一条完整的供电链路

一个典型的 PDN，从源头到负载，大致包含四个部分：

• VRM（电压调节模块）——供电的源头，把输入电压转换成芯片需要的电压。
• 去耦电容——包括体电容、陶瓷电容、甚至芯片内部的 on-die 电容。
• PCB 平面——电源层和地层形成的平面电容与低阻抗回路。
• 过孔与走线——连接不同层的物理通道，也是寄生电感的集中地。

这四个部分，缺一不可。任何一个环节出了问题，芯片的供电质量都会受影响。

下面这张图，是我自己画的一个 PDN 结构示意。你可以看到，从 VRM 到芯片，中间经过了电容、平面、过孔，每一段都有它的寄生参数。

2.2 PDN 的阻抗特性：为什么不是越低越好？

PDN 本质上是一个阻抗网络。从芯片的电源管脚看进去，PDN 呈现出一个随频率变化的阻抗曲线。

低频段，VRM 和体电容主导，阻抗较低。中频段，陶瓷电容开始起作用，阻抗进一步降低。高频段，PCB 平面电容和芯片封装电容成为主力。

但问题是——PDN 的阻抗不是越低越好。你想想看，如果阻抗太低，电源系统可能会不稳定，甚至引发振荡。我在一个服务器项目中就遇到过这种情况：为了追求极低阻抗，堆了上百颗电容，结果仿真发现相位裕度不够，差点翻车。

典型的 PDN 阻抗曲线，大致是这样的形状：

2.3 目标阻抗的概念：一个简单的公式

目标阻抗，是 PDN 设计中最核心的概念之一。它的定义很简单：

Z_target = (VDD × Ripple%) / I_transient

其中：

• VDD：芯片的工作电压
• Ripple%：允许的电压波动百分比（通常 3%~5%）
• I_transient：芯片的瞬态电流变化

举个例子：一个芯片工作电压 1.2V，允许 5% 的纹波，瞬态电流变化 2A。那么目标阻抗就是：

Z_target = (1.2 × 0.05) / 2 = 0.03 Ω = 30 mΩ

这意味着，从芯片管脚看进去的 PDN 阻抗，在芯片工作的所有频率上，都不能超过 30 毫欧。

这里有一个常见的误区：很多人以为目标阻抗是 PDN 的直流电阻。其实不是。目标阻抗是交流阻抗，覆盖从直流到芯片最高工作频率的整个范围。直流电阻只是其中一部分。

2.4 如何理解 PDN 阻抗曲线？

PDN 的阻抗曲线，通常会有几个明显的特征：

频率范围	主导元件	阻抗特点	常见问题
DC ~ 1 kHz	VRM	阻抗较低，受反馈环路影响	VRM 响应慢，低频纹波
1 kHz ~ 1 MHz	体电容	阻抗下降，电容 ESR 主导	电容 ESR 过高导致压降
1 MHz ~ 100 MHz	陶瓷电容	阻抗低谷，电容 ESL 开始显现	电容反谐振峰
100 MHz ~ 1 GHz	PCB 平面	阻抗上升，平面谐振	平面谐振导致噪声放大
> 1 GHz	封装/芯片	阻抗受封装寄生主导	封装电感过大

嗯，这里要注意：每个频段的阻抗峰值，都不能超过目标阻抗。否则芯片就会看到电压波动超标。

我在一个通信板卡项目中，就遇到过中频段的反谐振峰超标。当时加了 20 颗不同容值的电容，才把那个峰压下去。后来我总结了一个经验：电容的选型和布局，是 PDN 设计中最需要花心思的地方。

2.5 避坑指南：PDN 设计中的常见误区

• 误区一：电容越多越好——电容多了，反谐振点也多了。我曾经见过一块板子，电容堆了 100 多颗，结果仿真发现阻抗曲线比没加电容还差。
• 误区二：只关注低频阻抗——很多新手只算直流压降，忽略了高频阻抗。芯片的瞬态电流变化很快，高频阻抗才是关键。
• 误区三：忽略过孔电感——过孔虽小，寄生电感可不小。一个过孔大约有 0.5~1 nH 的电感。在高频下，这个电感足以让 PDN 阻抗翻倍。
• 误区四：目标阻抗算一次就够了——芯片的工作状态会变，电流需求也会变。目标阻抗应该根据最恶劣工况来算。

2.6 小结

这一章我们讲了 PDN 的四个组成部分：VRM、电容、PCB 平面、过孔。也讲了 PDN 的阻抗特性，以及目标阻抗的概念和计算方法。

说白了，PDN 设计就是一场阻抗控制的游戏。你的目标，就是在芯片需要的频率范围内，把 PDN 的阻抗压到目标值以下。