1. 阻抗控制基础：什么是特性阻抗？为什么高速PCB需要控制阻抗？信号完整性的基本概念

先问大家一个问题：一根铜线，有电阻吗？

当然有。但那是直流电阻，用万用表就能测出来。可一旦信号频率跑上去，事情就变了。我记得刚入行那会儿，拿着万用表去量一根50欧的微带线，表上显示只有0.1欧。我当时就懵了——这线到底是不是50欧？

后来才明白，万用表测的是直流电阻，而高速信号关心的是特性阻抗。这是两码事。

核心概念：特性阻抗（Characteristic Impedance）是传输线上行波电压与行波电流的比值，单位是欧姆（Ω）。它描述的是传输线对高频信号的瞬时阻抗，不是直流电阻。

说白了，信号在PCB上跑的时候，每到一个位置，都会“看到”一个瞬时阻抗。如果这个阻抗处处相等，信号就舒舒服服地跑过去。如果突然变了，信号就会反射回来，造成振铃、过冲、下冲——这就是信号完整性问题。

你想想看，一根走线为什么会有阻抗？

高频信号在传输线上传播时，会在线与参考平面之间建立电场和磁场。电场对应单位长度的电容（C₀），磁场对应单位长度的电感（L₀）。特性阻抗的公式很简单：

Z₀ = √(L₀ / C₀)

其中：

这个公式告诉我们一个关键规律：想让阻抗变大，要么增大电感，要么减小电容。反过来也一样。

我在项目中遇到过一位同事，为了把50欧线改成75欧，把线宽缩得很细。结果阻抗没上去多少，损耗倒大了不少。为什么？因为他只改了线宽，没考虑介质厚度。线宽变细确实能减小电容，但同时也增大了电感，两者变化幅度不同，阻抗变化有限。

实战经验：调整阻抗时，改变介质厚度（H）比改变线宽（W）效果更明显。我一般先定层叠，再调线宽做微调。

实际PCB设计中，特性阻抗由以下四个参数决定：

参数	符号	变化趋势	对Z₀的影响
线宽	W	增大	Z₀↓（电容增大）
介质厚度	H	增大	Z₀↑（电容减小）
介电常数	εr	增大	Z₀↓（电容增大）
铜箔厚度	T	增大	Z₀↓（电感减小）

嗯，这里要注意：铜箔厚度的影响相对较小，但在高频高精度设计中不能忽略。我做过一个25Gbps的背板项目，铜厚差了0.5oz，阻抗直接偏了3欧，眼图就闭上了。

这个问题，我用一个真实案例来回答。

几年前我做一款DDR4板卡，数据速率2400MT/s。板子回来后，DQS信号上的振铃幅度达到了400mV，直接把数据眼图压没了。查了半天，发现是走线从表层换到内层时，阻抗从50欧跳到了65欧。反射系数算一下：

Γ = (65 - 50) / (65 + 50) = 15 / 115 ≈ 0.13

13%的能量被反射回来。在2400MT/s的速率下，这个反射刚好落在数据采样窗口里，眼图就塌了。

所以，控制阻抗的目的很明确：

避坑指南：我曾经见过一个设计，所有单端线都控50欧，差分线控100欧，但没考虑BGA区域的阻抗突变。结果BGA扇出区域线宽变细、间距拉大，阻抗直接飙到70欧。板子跑1Gbps就挂了。记住：阻抗控制是全程控制，不是局部控制。

信号完整性（Signal Integrity，SI），说白了就是信号从驱动端到接收端，还能保持它该有的样子。

我习惯把SI问题分成三类：

这三类问题，根子上都和阻抗有关。你想想看：

所以，阻抗控制是信号完整性的地基。地基没打好，上面盖的房子再漂亮也白搭。

下面这张图，把本章的核心逻辑串起来了：

这一章我们聊了三个核心问题：