2. PDN 阻抗设计：从理论到实战

PDN 阻抗设计，说白了就是给芯片喂电的时候，保证电压波动别超标。你想想看，芯片在高速开关时，电流是瞬间变化的。如果供电路径的阻抗太大，电压就会像过山车一样上下跳。轻则信号抖动，重则系统死机。

我刚开始做高速板时，总觉得 PDN 不就是铺个铜皮、放几个电容嘛。直到有一次，一块 8 层板的 FPGA 板，跑 200MHz 时老是随机复位。查了整整两周，最后发现是 PDN 阻抗在 100MHz 附近有个尖峰。嗯，从那以后，我再也不敢小看 PDN 设计了。

2.1 PDN 阻抗曲线：你的供电系统体检报告

PDN 阻抗曲线，就是整个供电网络从芯片焊盘看进去的阻抗随频率变化的曲线。它像一张体检报告，告诉你供电系统在哪个频段健康，哪个频段有问题。

核心原则：在整个工作频段内，PDN 阻抗必须低于目标阻抗 Ztarget。一旦超过，电压噪声就会超标。

一个典型的 PDN 阻抗曲线长什么样？低频段（DC~几十 kHz）由 VRM 主导，阻抗很低；中频段（几十 kHz~几十 MHz）由去耦电容主导，阻抗平坦；高频段（几十 MHz~GHz）由 PCB 平面和封装寄生参数主导，阻抗会上升。

我习惯把 PDN 阻抗曲线分成三个区域来设计：

  • 低频区（<1MHz）：VRM 和体电容负责。VRM 的响应速度慢，但能提供大电流。
  • 中频区（1MHz~100MHz）：陶瓷电容和钽电容的主战场。这是去耦设计最关键的频段。
  • 高频区（>100MHz）：靠 PCB 电源/地平面和芯片封装电容。布线寄生电感在这里是最大的敌人。

为什么高频区阻抗会上升？因为路径上的寄生电感在作怪。电感对高频电流的阻抗是 Z = 2πfL，频率越高，阻抗越大。这就是为什么你放再多电容，高频阻抗也降不下来的原因。

2.2 去耦电容的频率特性：电容不是你想的那样

很多工程师以为电容就是个纯容性器件。其实不然。一个真实的电容，等效电路是 RLC 串联：

真实电容 = 理想电容 C + 等效串联电阻 ESR + 等效串联电感 ESL

这个模型决定了电容的频率特性。在低频段，电容呈现容性，阻抗随频率升高而下降。到了自谐振频率（SRF）附近，容抗和感抗抵消，阻抗降到最低点（就是 ESR 的值）。过了 SRF，电容变成感性，阻抗反而随频率升高而上升。

为什么会这样？因为 ESL 在高频下主导了阻抗。你想想看，一个 0402 封装的 0.1μF 电容，ESL 大约 0.5nH，SRF 大概在 20MHz 左右。超过 20MHz，它就不再是电容了，而是一个小电感。

电容类型 典型容值范围 ESR（@1MHz） ESL 自谐振频率
MLCC（X7R） 1pF~100μF 1~10mΩ 0.3~1nH 1MHz~1GHz
钽电容 1μF~1000μF 100~500mΩ 2~5nH 100kHz~1MHz
铝电解 10μF~10000μF 0.1~1Ω 5~20nH 10kHz~100kHz

实战技巧：我一般会在每个电源轨上放 3~4 个不同容值的 MLCC，比如 10μF、1μF、0.1μF、0.01μF。它们的 SRF 错开，可以覆盖更宽的频段。这叫「多级去耦」策略。

2.3 ESR 和 ESL 的影响：细节决定成败

ESR 和 ESL 是电容的两个「坏朋友」。它们直接影响去耦效果。

ESR 的影响：

  • ESR 决定了电容在 SRF 处的最小阻抗。ESR 越低，去耦效果越好。
  • 但 ESR 也不能太低。太低的 ESR 会导致并联电容之间产生谐振，反而在某个频点出现阻抗尖峰。
  • 我在项目中遇到过，用了一堆 ESR 只有 1mΩ 的 MLCC，结果在 50MHz 附近出现了一个 0.5Ω 的阻抗尖峰。后来加了两个 ESR 稍大的钽电容才压下去。

ESL 的影响：

  • ESL 决定了电容的高频性能。ESL 越小，SRF 越高，去耦频段越宽。
  • 封装越小，ESL 越低。0402 的 ESL 大约是 0603 的 60%。
  • 过孔和走线也会增加 ESL。一个过孔大约贡献 0.3~0.5nH 的寄生电感。

避坑指南：我曾经在一个 10Gbps 的 SerDes 项目上，为了省成本用了 0805 封装的电容。结果高频去耦完全失效，眼图闭合。换成 0402 封装后，问题解决。记住：高频去耦，封装越小越好，走线越短越好。

2.4 目标阻抗设计方法：一步一步来

目标阻抗 Ztarget 是 PDN 设计的核心指标。它的计算公式很简单：

Z_target = (VDD × Ripple%) / I_transient

其中：
VDD = 电源电压
Ripple% = 允许的电压波动百分比（通常 3%~5%）
I_transient = 瞬态电流变化量

举个例子：一个 1.8V 的 DDR3 电源，允许 3% 的纹波，瞬态电流变化 2A。那么：

Z_target = (1.8 × 0.03) / 2 = 0.027Ω = 27mΩ

这意味着，从芯片焊盘看进去，整个 PDN 的阻抗在 DC 到目标频率（通常是芯片工作频率的 10 倍）范围内，必须低于 27mΩ。

我常用的设计步骤如下：

  1. 确定目标阻抗：根据芯片手册和系统要求计算 Ztarget。
  2. 评估 VRM 贡献：VRM 在低频段阻抗很低，但超过 1MHz 后阻抗急剧上升。通常 VRM 只能覆盖到几百 kHz。
  3. 设计体电容：用钽电容或铝电解覆盖 100kHz~1MHz 频段。容值要大，ESR 要适中。
  4. 设计高频去耦：用 MLCC 覆盖 1MHz~100MHz 频段。多级容值搭配，封装尽量小。
  5. 利用 PCB 平面：电源/地平面本身就是一个分布式电容。层间距越小，平面电容越大。0.1mm 间距的 FR4，每平方英寸大约 100pF。
  6. 仿真验证：用 SPICE 或 SI/PI 工具仿真 PDN 阻抗曲线，确保全频段低于 Ztarget。

关键提醒：目标阻抗设计不是一次就能搞定的。我通常要迭代 3~5 轮，调整电容数量和位置，才能把阻抗曲线压到目标线以下。别指望一次成功。

2.5 PDN 阻抗设计知识体系

下面这张图总结了 PDN 阻抗设计的核心逻辑。你可以把它当作设计时的检查清单。

PDN 阻抗设计知识体系 PDN 阻抗设计知识体系 目标：Z_PDN < Z_target VRM 特性 去耦电容 PCB 平面 低频阻抗 < 1mΩ 响应速度：ms 级 C、ESR、ESL SRF 错开覆盖 平面电容 ~100pF/in² 寄生电感 < 0.1nH 设计步骤：计算 Ztarget → 选电容 → 布局布线 → 仿真验证 → 迭代优化 输出：全频段阻抗 < Ztarget 注意：高频区（>100MHz）主要靠平面电容和芯片封装，电容作用有限

这张图把 PDN 设计的核心逻辑串起来了。从目标阻抗出发，到三大要素（VRM、电容、平面），再到关键参数和设计步骤，最后输出全频段合格的阻抗曲线。你设计时，可以照着这个框架一步步来。

最后说一句：PDN 阻抗设计没有银弹。不要指望放一堆电容就能解决所有问题。布局、走线、层叠结构，每个细节都影响最终结果。多仿真、多验证，才是正道。

← 上一章 📖 返回目录 下一章 →