1、电源完整性基础：什么是电源完整性(PI)、PI与SI的关系、电源分配网络(PDN)的构成、目标阻抗的概念
各位工程师朋友，咱们今天聊聊电源完整性。说实话，我刚入行那会儿，觉得电源嘛，不就是给芯片供电吗？能亮就行。直到有一次，一块板子调了整整两周，信号眼图就是睁不开，最后发现是电源纹波在作怪。从那以后，我才真正重视起PI来。
什么是电源完整性？
电源完整性，英文叫Power Integrity，简称PI。说白了，就是保证芯片的供电质量。芯片要正常工作，电压得稳，纹波得小，瞬态响应得快。
我个人的理解是：PI就是让芯片在任何时刻都能得到它需要的、干净的、稳定的电压和电流。听起来简单，做起来可不容易。
核心要点：电源完整性关注的是从电源模块到芯片管脚整个供电路径上的电压波动、噪声和瞬态响应。
PI与SI的关系
很多新手会问：PI和SI到底啥关系？我打个比方你就明白了。
信号完整性（SI）就像高速公路上的车，要跑得快、不撞车、不丢数据。电源完整性（PI）呢，就是给这些车加油的加油站。加油站要是电压不稳，车就跑不稳；加油站要是供油跟不上，车就熄火。
我在项目中遇到过这样一个案例：一块DDR4的板子，信号仿真全过，但实测就是报错。查了三天，最后发现是电源平面阻抗过高，导致DDR的参考电压Vref抖动太大。你看，PI的问题，最后反映在SI上。
| 对比项 | 信号完整性（SI） | 电源完整性（PI） |
|---|---|---|
| 关注对象 | 信号波形、时序、串扰 | 电压波动、纹波、瞬态响应 |
| 主要问题 | 反射、振铃、码间干扰 | IR压降、同步开关噪声、谐振 |
| 分析频段 | 通常>100MHz | DC~GHz |
| 与SI的关系 | 直接决定信号质量 | 间接影响信号质量 |
我的经验：做高速设计时，千万别把PI和SI分开看。我习惯先搞定PI，再优化SI。电源不稳，信号再好也是白搭。
电源分配网络（PDN）的构成
电源分配网络，英文叫Power Distribution Network，简称PDN。它就是给芯片供电的整个路径。
你想想看，从电源模块出来的电，要经过多少环节才能到芯片？
- 电源模块（VRM）：把输入电压转换成需要的电压
- 去耦电容：包括大电解、陶瓷电容、高频电容
- 电源平面：PCB上的整层铜皮
- 过孔和走线：连接各层的通道
- 芯片封装：芯片内部的供电网络
- 芯片内部：最终到达晶体管
每一个环节都有阻抗，都会影响供电质量。我记得有一次，一个客户说他们的FPGA老是复位，查来查去，发现是去耦电容放得太远，等效串联电感太大，高频响应跟不上。
避坑指南：我曾经犯过一个错误——只关注了低频去耦，忽略了高频去耦。结果芯片在高速切换时，电压瞬间掉到阈值以下。记住：PDN是一个整体，低频、中频、高频都要照顾到。
下面这张图展示了PDN的典型结构：
目标阻抗的概念
目标阻抗，这是PI设计里最核心的概念。什么叫目标阻抗？
简单说：从芯片看进去，整个PDN的阻抗要小于某个值。这个值就是目标阻抗。
公式很简单：
Z_target = (Vdd × Ripple%) / I_transient
其中：
Z_target = 目标阻抗（Ω）
Vdd = 芯片工作电压（V）
Ripple% = 允许的电压波动百分比
I_transient = 瞬态电流变化（A）
举个例子：一个芯片工作电压1.2V，允许5%的纹波，瞬态电流变化10A。那么目标阻抗就是：
Z_target = (1.2 × 0.05) / 10 = 0.006Ω = 6mΩ嗯，这里要注意：目标阻抗不是一成不变的。不同频率下，PDN的阻抗要求不一样。低频段，VRM和去耦电容起作用；高频段，电源平面和封装电容起作用。
关键理解：目标阻抗设计的目标就是让PDN在整个工作频段内的阻抗都低于目标值。哪个频段超了，哪个频段就是问题所在。
我在实际项目中，一般会这样操作：
- 先算目标阻抗值
- 用仿真软件扫PDN的阻抗曲线
- 看哪个频段超了
- 针对性地加去耦电容或调整平面
有一次，一个高速ADC的供电设计，目标阻抗算出来是3mΩ。仿真一看，10MHz附近有个谐振峰，阻抗飙到了15mΩ。后来在芯片附近加了几个100nF的电容，把谐振峰压下去了。
我的习惯：做PI设计时，我习惯把目标阻抗留20%的余量。比如算出来是6mΩ，我按5mΩ去设计。这样即使有工艺偏差，也能保证性能。
好了，这一章的内容就这些。电源完整性是高速PCB设计的基础，后面的章节我们会深入每个环节的具体设计方法。