2、目标阻抗设计法：目标阻抗的定义、计算目标阻抗、确定去耦网络频段

各位好，欢迎来到第二章。上一章我们聊了电源噪声从哪来、怎么传，说白了就是给大伙儿打了个底。这一章咱们要动真格的了——目标阻抗设计法。

我刚开始做高速板那会儿，去耦电容就是“摆一排、焊上去、完事儿”。结果呢？板子调起来噪声大得离谱，折腾了整整两周。后来一位老前辈甩给我一句话：“你知道你的目标阻抗是多少吗？”我当时就懵了。从那以后，我才真正开始理解什么叫设计，而不是瞎蒙。

核心思想：目标阻抗设计法不是让你去“猜”要放多少电容，而是让你根据芯片的瞬态电流需求和允许的电压波动，反推出电源分配网络（PDN）在整个频段内必须保持的阻抗上限。说白了，就是给PDN定一个“阻抗红线”，谁超了谁就挨打。

2.1 目标阻抗的定义

目标阻抗，英文叫 Target Impedance，记作 ZTARGET。它的定义非常直接：

ZTARGET = (VDD × Ripple%) / ITRAN

其中：

  • VDD：芯片核心供电电压（V）
  • Ripple%：允许的电源纹波百分比（通常取 3% ~ 5%）
  • ITRAN：芯片瞬态电流变化量（A）

我个人的理解是：目标阻抗就是PDN的“电压降预算”除以“电流冲击量”。你想想看，芯片突然要一大股电流，如果PDN阻抗太大，电压就会掉下去，掉到芯片的“红线”以下，逻辑就乱了。

经验之谈：很多新手容易把 ITRAN 当成芯片的最大工作电流。其实不对。ITRAN 是瞬态跳变电流，比如芯片从休眠到全速运行的电流差。我见过有人用 10A 的最大电流去算，结果目标阻抗算出来小得离谱，电容堆了一堆，成本翻倍，效果却没提升多少。一定要看数据手册里的 di/dt 参数。

2.2 如何计算目标阻抗

咱们直接上例子。这样更直观。

案例：某 FPGA 核心电压 VDD = 1.0V，允许纹波 3%，瞬态电流变化 ITRAN = 5A。

计算过程：

ZTARGET = (1.0V × 0.03) / 5A
         = 0.03V / 5A
         = 0.006 Ω
         = 6 mΩ

看到了吗？6 毫欧。这就是你整个PDN从 DC 到高频段必须守住的阻抗上限。

我记得第一次算出来这个数的时候，心里咯噔一下——6mΩ？这么小？走线、过孔、电容的ESR，随便哪个都可能超。嗯，这就是为什么高速PCB设计里，电源去耦不是“锦上添花”，而是“生死攸关”。

参数 符号 典型值 说明
核心电压 VDD 0.8V ~ 1.8V 越低越敏感
纹波比例 Ripple% 3% ~ 5% 保守取 3%
瞬态电流 ITRAN 1A ~ 20A+ 看 di/dt
目标阻抗 ZTARGET 1 mΩ ~ 30 mΩ 越小越难做

避坑指南：我曾经犯过一个错——只算了低频段的目标阻抗，忽略了高频段。结果板子低频纹波没问题，但高频噪声耦合得一塌糊涂。记住：目标阻抗是一个全频段的概念，从 DC 到几百 MHz，甚至 GHz，都必须满足。

2.3 确定去耦网络频段

好，目标阻抗算出来了。接下来要问：PDN 需要在多宽的频率范围内满足这个阻抗？

答案取决于芯片的瞬态电流频谱。芯片不是一直以 5A 的幅度跳变，它有一个频率分布。一般来说：

  • 低频段（DC ~ 1 MHz）：由 VRM（电压调节模块）和 bulk 电容负责
  • 中频段（1 MHz ~ 100 MHz）：由陶瓷电容（MLCC）负责
  • 高频段（100 MHz ~ 1 GHz+）：由 PCB 平面电容和芯片封装电容负责

我个人习惯把去耦网络分成三个频段来设计，每个频段用不同类型的电容去“覆盖”。你想想看，一个 10μF 的电容在 1 MHz 时阻抗很低，但到了 100 MHz 就变成感性了，阻抗反而升高。所以必须多级并联、频段互补。

下面这张图是我自己总结的去耦网络频段划分与阻抗曲线，帮你建立直观印象：

去耦网络频段划分与目标阻抗曲线 DC 1 kHz 1 MHz 100 MHz 1 GHz 频率 (Hz) 高阻抗 低阻抗 阻抗 (Ω) ZTARGET 低频段 VRM + Bulk 中频段 MLCC 陶瓷电容 高频段 PCB平面 + 封装电容 实际PDN阻抗 说明：实际PDN阻抗曲线必须始终位于 ZTARGET 红线以下。三个频段由不同去耦元件接力覆盖。 低频段阻抗由VRM和bulk电容压低；中频段靠MLCC；高频段靠平面电容和封装。

从图上可以清楚看到：实际PDN阻抗曲线（橙色）必须始终低于目标阻抗红线（红色虚线）。如果某个频段冒头了，就说明那个频段的去耦不够，需要加电容或者调整布局。

2.4 如何确定去耦网络的频段范围

具体怎么确定你的板子需要覆盖到多高的频率？我一般用下面这个经验法则：

  1. 看芯片的时钟频率：去耦网络的上限频率通常是时钟频率的 5~10 倍。比如 1 GHz 的 FPGA，去耦要做到 5~10 GHz。
  2. 看芯片的上升时间（tr）：更精确的方法是 fmax = 0.35 / tr。如果 tr = 100 ps，那么 fmax ≈ 3.5 GHz。
  3. 看数据手册的 PDN 要求：有些大厂（比如 Intel、Xilinx）会直接给出推荐的去耦频段范围，照着做最省事。

我的习惯：我一般会留 20% 的余量。比如算出来需要覆盖到 3.5 GHz，我会设计到 4.2 GHz 以上。为什么？因为 PCB 制造有公差，电容的 ESL 也有离散性。留点余量，心里踏实。

2.5 本章小结

咱们把这一章的核心点捋一捋：

  • 目标阻抗是 PDN 设计的“红线”，由电压纹波和瞬态电流决定。
  • 计算公式：ZTARGET = (VDD × Ripple%) / ITRAN。
  • 去耦网络分三段：低频（VRM+Bulk）、中频（MLCC）、高频（平面+封装）。
  • 频段上限由芯片的时钟频率或上升时间决定，建议留余量。
← 上一章 📖 返回目录 下一章 →